文献

J-GLOBAL ID：202002244837449559   整理番号：20A2265470

アプリケーション特異的キャッシング機構を持つDRAMベースFPGAアクセラレータ上のグリッドフォーマット実世界グラフの処理【JST・京大機械翻訳】

Processing Grid-format Real-world Graphs on DRAM-based FPGA Accelerators with Application-specific Caching Mechanisms

著者 (5件)： Shao Zhiyuan (National Engineering Research Center for Big Data Technology and System, Services Computing Technology and System Lab, Cluster and Grid Computing Lab, School of Computer Science and Technology, Huazhong University of Science and Technology, China) ,  Liu Chenhao (National Engineering Research Center for Big Data Technology and System, Services Computing Technology and System Lab, Cluster and Grid Computing Lab, School of Computer Science and Technology, Huazhong University of Science and Technology, China) ,  Li Ruoshi (National Engineering Research Center for Big Data Technology and System, Services Computing Technology and System Lab, Cluster and Grid Computing Lab, School of Computer Science and Technology, Huazhong University of Science and Technology, China) ,  Liao Xiaofei (National Engineering Research Center for Big Data Technology and System, Services Computing Technology and System Lab, Cluster and Grid Computing Lab, School of Computer Science and Technology, Huazhong University of Science and Technology, China) ,  Jin Hai (National Engineering Research Center for Big Data Technology and System, Services Computing Technology and System Lab, Cluster and Grid Computing Lab, School of Computer Science and Technology, Huazhong University of Science and Technology, China)
資料名： ACM Transactions on Reconfigurable Technology and Systems  (ACM Transactions on Reconfigurable Technology and Systems)
巻： 13  号： 3  ページ： 1-33  発行年： 2020年 
JST資料番号： W5705A  ISSN： 1936-7406  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： グラフ処理は,大データ時代における重要な研究トピックの1つである。深いメモリ階層を有するDRAMベースのFPGAボードを用いてグラフ処理のための一般的フレームワークを構築するために,合理的方法のひとつは,与えられた大きいグラフを複数の小さな部分グラフに分割することであり,二次元グリッドを有するグラフを表して,次に,全体の問題を分割して,克服するために,もう1つの後にサブグラフを処理することである。そのような方法(グリッドグラフ処理)は,大きな記憶容量を持つが,比較的小さな帯域幅を持つオフチップメモリデバイス(例えば,オンボードまたはホストDRAM)におけるグラフデータを保存し,また,小さな記憶容量を持つが,優れたランダムアクセス性能を有するオンチップメモリデバイス(例えば,FF,BRAM,およびURAM)を用いて,個々の小さなサブグラフを,もう1つ後に,処理する。しかしながら,グリッドグラフ処理中の遅いオフチップDRAMを有するFPGAチップの処理ユニット間のグラフ(頂点とエッジ)データを直接交換することは,FPGAチップとオフチップメモリデバイスの間の限られた性能と過度のデータ伝送量をもたらす。本論文では,オンチップとオフチップメモリデバイス間の性能ギャップを橋渡し,データアクセスに関する局所性を利用することによってデータ伝送量を低減する,アプリケーション固有のキャッシング機構を構築するために,FPGAの柔軟性とプログラム可能性を活用することによって,DRAMベースのFPGAハードウェア加速器上のグリッドグラフ処理の性能を改善するのに有効であることを示す。2つのアプリケーション固有のキャッシング機構(すなわち,頂点キャッシングとエッジキャッシング)を設計し,格子グラフ処理に存在する2種類の局所性(即ち,頂点局所性と部分グラフ局所性)をそれぞれ利用した。実験結果は,頂点キャッシング機構によって,著者らのシステム(Fabグラフと命名)が,BFSとPageRankに対して,それぞれ,BFSとPageRankに対して,オンボードDRAMで保存されるメディアグラフを処理するとき,最大3.1×と2.5×高速化を達成することを示した。エッジキャッシング機構により,ホストDRAMに保存される大きなグラフを処理するとき,FPGP上のBFSに対して,Fab Gleason(Fabグラフ+として呼ばれる)の拡張は,最大9.96×高速化を達成した。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 記憶装置 ,  記憶容量 ,  部分グラフ ,  *応用プログラム ,  ハードウェア ,  帯域幅 ,  二次元 ,  局所性 ,  *DRAM ,  *FPGA ,  記憶階層
準シソーラス用語： オンチップ ,  データ伝送 ,  *キャッシング ,  *アクセラレータ , 【Automatic Indexing@JST】

著者キーワード (3件)： ハードウェア加速器 ,  グラフ解析 ,  大規模グラフ処理

分類 (2件)： 記憶方式  (JC02040V) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (9件)： アプリケーション ,  キャッシング ,  DRAM ,  FPGA ,  アクセラレータ ,  グリッド ,  フォーマット ,  世界 ,  グラフ