文献

J-GLOBAL ID：202002249905443993   整理番号：20A2624578

指数関数を実装するためのFPGAベースアプリケーション特定プロセッサ【JST・京大機械翻訳】

An FPGA-based Application-Specific Processor for Implementing the Exponential Function

著者 (5件)： Jadhav Shrikant S. (North Carolina A&T State University,Dept. of Computer Systems Technology,Greensboro,NC,27411) ,  Gloster Clay (North Carolina A&T State University,Dept. of Computer Systems Technology,Greensboro,NC,27411) ,  Naher Jannatun (North Carolina A&T State University,Dept. of Electrical and Computer Engineering,Greensboro,NC,27411) ,  Doss Christopher (North Carolina A&T State University,Dept. of Electrical and Computer Engineering,Greensboro,NC,27411) ,  Kim Youngsoo (Bradley University,Dept. of Electrical Engineering,Peoria,IL,61625)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： SoutheastCon  ページ： 1-8  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,19サイクルの待ち時間を有する指数関数のパイプライン化,高スループット単一精度浮動点実装を提示した。また,計算集約アプリケーションのメモリ帯域幅と全体性能を増加させる多重メモリアーキテクチャであるアプリケーション仕様プロセッサ(ASP)も提示する。指数関数ハードウェアユニットをASPの関数コアまたは演算ユニットとして用いた。実験結果により,フィールドプログラマブルゲートアレイ(FPGA)上の指数関数のハードウェア実装の実行は,マルチコアプロセッサ上でソフトウェア実装を実行するよりも著しく速いことを示した。FPGAボードの最大クロックレート(200MHz)は,マルチコアプロセッサ(3.4GHz)よりも遅いオーダであるが,指数関数のFPGAベースハードウェア実装は,マルチコアプロセッサベースソフトウェア実装とOpenMP実装よりも,それぞれ29Xと8X高速である。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 記憶装置 ,  *指数関数 ,  記憶構造 ,  多重化 ,  *応用プログラム ,  帯域幅 ,  ソフトウェア ,  待ち時間 ,  *演算プロセッサ ,  *FPGA
準シソーラス用語： ALU【プロセッサ】 ,  OpenMP ,  ハイスループット ,  ハードウェア実装 ,  マルチコアプロセッサ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 指数関数 ,  実装 ,  FPGA ,  アプリケーション ,  プロセッサ