文献

J-GLOBAL ID：202002250812248369   整理番号：20A1753637

性能駆動アナログIC配置への機械学習アプローチの調査【JST・京大機械翻訳】

Exploring a Machine Learning Approach to Performance Driven Analog IC Placement

著者 (8件)： Li Yaguang (Texas A&M University, USA) ,  Lin Yishuang (Texas A&M University, USA) ,  Madhusudan Meghna (University of Minnesota, USA) ,  Sharma Arvind (University of Minnesota, USA) ,  Xu Wenbin (Texas A&M University, USA) ,  Sapatnekar Sachin (University of Minnesota, USA) ,  Harjani Ramesh (University of Minnesota, USA) ,  Hu Jiang (Texas A&M University, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ISVLSI  ページ： 24-29  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： アナログICレイアウトは通常時間のかかる手動設計プロセスである。自動化アナログICレイアウトは数十年間研究されているが,ほとんどの以前の研究は幾何学的制約に焦点を合わせている。その結果,手動設計と比較して性能ギャップがあり,広い応用から自動化ツールを防いだ。機械学習技術に関する最近の進展は,この問題を解決する機会を提供する。本研究では,いくつかの機械学習技術をアナログIC性能予測のために研究し,さらに性能駆動配置に適用した。いくつかの増幅器設計からのシミュレーション結果は,提案した方式が手動レイアウトと同様の性能を達成することができるが,しかし,より高速であることを示した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： シミュレーション ,  増幅器 ,  自動化 ,  *アナログ集積回路 ,  *機械学習
準シソーラス用語： デザインプロセス ,  性能予測 ,  機械学習技術 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： アナログIC ,  機械学習 ,  調査