文献

J-GLOBAL ID：202002251979401547   整理番号：20A1378707

FPGAに基づくCNN加速SoCシステム設計【JST・京大機械翻訳】

Design of CNN accelerated SoC system based on FPGA

著者 (3件)： Zhao Shuo (清華大学微電子学研究所,北京,100084) ,  Fan Jun (清華大学微電子学研究所,北京,100084) ,  He Hu (清華大学微電子学研究所,北京,100084)
資料名： Jisuanji Gongcheng yu Sheji  (Jisuanji Gongcheng yu Sheji)
巻： 41  号： 4  ページ： 939-944  発行年： 2020年 
JST資料番号： C3599A  ISSN： 1000-7024  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： ハードウェア実行畳込みニューラルネットワーク(CNN)の速度およびエネルギー効率を改善するために,CNNネットワークのコンボリューション計算のための加速モジュールを設計し,そして,FPGA上で,CNNネットワークを加速させるためのSoCシステムを実現した。ハードウェアプラットフォームはARMプロセッサを持つZCU102FPGA開発ボードを採用し、システムはプロセッサと加速器の構造を採用して設計を行った。加速器はコンボリューション計算を担当し、ブロック技術を採用し、コンボリューション計算サイクルの手順を再構築し、オンチップキャッシュのデータ再利用率が高く、システムとメモリ間のデータの転送を減らす。1×1から11×11のコンボリューションカーネルサイズをサポートし、ハードウエアサポートの活性化関数はReLUとLeakyReLUである。プロセッサはCNNネットワークの他の計算を制御,処理し,SoCシステムを汎用性と柔軟性を持つ。実験結果は,100MHzの作動周波数において,ピーク計算性能が42.13GFLOPSに達し,CPUと他のFPGA計算の性能がある程度向上することを示した。Data from Wanfang. Translated by JST.【JST・京大機械翻訳】

シソーラス用語： 加速器 ,  記憶装置 ,  畳込み ,  *システム設計 ,  ネットワーク ,  キャッシュメモリ ,  再構成 ,  ハードウェア ,  演算プロセッサ ,  *FPGA
準シソーラス用語： *システムオンチップ ,  オンチップ ,  活性化関数 ,  動作周波数 ,  畳込みニューラルネットワーク , 【Automatic Indexing@JST】

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (5件)： FPGA ,  CNN ,  加速 ,  SOC ,  システム設計