文献

J-GLOBAL ID：202002252184915399   整理番号：20A1930061

高レベル合成によるFarnebackオプティカルフローのFPGA実装【JST・京大機械翻訳】

A FPGA Implementation of Farneback Optical Flow by High-Level Synthesis

著者 (3件)： Chang Chia-Wei (National Tsing Hua University, HsinChu, Taiwan Roc) ,  Zhong Zi-Qi (National Tsing Hua University, HsinChu, Taiwan Roc) ,  Liou Jing-Jia (National Tsing Hua University, HsinChu, Taiwan Roc)
資料名： ACM Proceedings  (ACM Proceedings)
号： FPGA ’19  ページ： 309  発行年： 2019年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 結果としてのビデオフレームの運動検出を推定するオプティカルフローアルゴリズムは,監視システム,先進運転者支援システム(ADAS),およびシーン解析における物体移動推定において広く使われている。異なるオプティカルフローアルゴリズムの中で,Farnebackバージョンは,集中マップよりも多項式ドメインから流れを推定することにより,より良い精度と輝度変化耐性変位を提供する。しかしながら,高い計算量と矛盾したデータアクセスパターンは,ハードウェアプラットフォームに実装することが困難である。本研究では,高レベル合成(HLS)ツールによる最適化に柔軟であるFarneback光フローのマイクロアーキテクチャ設計を示した。元のソフトウェアベースの実装を機能ブロックに分解して,異なる段階の待ち時間をバランスさせ,データのフローを再編成して,より良いメモリアクセスパターンに適応した。データフロー配置は,現在のフレームにおける多項式係数のDRAMアクセスが一貫したトラヒックパターンを作り,従って,より深いパイプラインにより多くの機能的ブロックを統合することを可能にする,提案したバックトレース機構に基づいている。いくつかのマイクロアーキテクチャ設計バージョンに対して,固定および浮動点のオプション,多重DMAのような最適化技術およびパイプライン統合の異なるレベルを示した。この設計をZedボードミニITX7045で行った。結果は,160x120の画像サイズを有するナイーブHLSバージョンに対して,17xエンドツーエンド高速化を示した。ハードウェア加速部分のみを考慮して,FPGA実装はFPGAハードウェア資源の50%だけを有するナイーブHLSバージョンよりも40x高速である。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  最適化 ,  多項式 ,  最適化手法 ,  再編成 ,  監視装置 ,  多重化 ,  エンドツーエンド方式 ,  ハードウェア ,  ソフトウェア ,  待ち時間 ,  DRAM ,  パイプライン処理 ,  *オプティカルフロー ,  *FPGA
準シソーラス用語： メモリアクセス , 【Automatic Indexing@JST】

著者キーワード (4件)： fpga ,  ハードウェア加速器 ,  高位合成 ,  オプティカルフロー

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： 高レベル ,  オプティカルフロー ,  FPGA実装