抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
フィールドプログラマブルゲートアレイ(FPGA)のような空間計算アーキテクチャは,現代の不均一計算プラットフォームにおける重要なアーキテクチャピラーを構成する。空間アーキテクチャは,基本的な空間デバイスにユーザの作業負荷/設計を最適にマッピングし,適合させるために,洗練された電子設計自動化(EDA)コンパイラを必要とする。このEDAコンパイラは,ユーザが空間デバイスをカスタム構成するのを助けるだけでなく,新しい空間アーキテクチャのアーキテクチャ探索にも決定的に必要である。FPGA産業は,EDAと再構成可能空間アーキテクチャの間のこの共生関係における技術革新の長い歴史を有した。この会話は,そのような技術革新の多重波のメモリ車線を歩くことになり,EDA技術の複雑性が,シリコンハードウェアのサイズや複雑性のMooreの法則スケーリングだけでなく,現代のFPGAの建築設計において,どのように重要であるかを,また,いかにしてスケーリングするかを,増幅する。。また,この会話は,どのように,シリコンハードウエアのサイズや複雑性のMooreの法則スケーリングによって,どのようにスケール化するかを,また,そのことが,どのように,また,現代のFPGAsの建築設計において,どのように重要であるかを,広げる。最新のFPGA EDAフローの一般的な概観と,応用仕様集積回路(ASIC)EDAフローと比較して,重要な違いについて議論する。Intelからの最先端のFPGAs,Stratix10およびAgileXは,EDAコンパイラにおいて破壊的最適化機会を導入する先進的レジスタリッチHyperFlexアーキテクチャを組み込んだ。論理最適化,クロックスキュー最適化,時間借り,およびそれらの協力と課題のような物理的合成最適化技術について議論する。これらの課題を解決することにより,FPGAは非線形性能の改善を達成できる。論理リミティングは30年前に強力な逐次設計最適化技術として最初に導入されたが,スケーラブルな逐次検証技術の欠如のため,ASIC産業における限られた人気を得た。この会話は,この問題の根本的な原因を強調し,再タイムド回路の成功した検証を可能にする技術および制約されたランダムシミュレーションにおける革新を提示し,それによってFPGAに対する論理再タイミングの使用を可能にする。FPGAは,伝統的にRegister-Transfer Level(RTL)設計者を目標とした。FPGAのより広い採用を可能にするために,Intelは,プログラミング抽象化のレベルを上げる,いくつかのハイレベル設計(HLD)ツール,フレームワーク,図書館,および方法論を開発した。この会話は,FPGAsを利用するために,より広い生態系におけるソフトウェア開発者を可能にするIntelのHLDを提供する。また,学術研究者は,FPGA産業をさらに推進するために,いくつかの重要な研究ベクトルを提供する。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】
