文献

J-GLOBAL ID：202002253710585999   整理番号：20A0225245

Mealy FSMのための二重状態割当【JST・京大機械翻訳】

Twofold State Assignment for Mealy FSMs

著者 (6件)： Barkalov Alexander (Institute of Metrology, Electronics and Computer Science, University of Zielona Gora, Zielona Gora, Poland) ,  Barkalov Alexander (Vasyl Stus’ Donetsk National University (in Vinnytsia), Vinnytsia, Ukraine) ,  Titarenko Larysa (Institute of Metrology, Electronics and Computer Science, University of Zielona Gora, Zielona Gora, Poland) ,  Titarenko Larysa (Department of Infocommunications, Kharkov National University of Radio Electronics, Kharkiv, Ukraine) ,  Mielcarek Kamil (Institute of Metrology, Electronics and Computer Science, University of Zielona Gora, Zielona Gora, Poland) ,  Chmielewski Slawomir (Institute of Science and Technology Automatics and Robotics, Metallurgy, State Higher Vocational School (PWSZ), Glogow, Poland)
資料名： Lecture Notes in Electrical Engineering  (Lecture Notes in Electrical Engineering)
巻： 636  ページ： 61-90  発行年： 2020年 
JST資料番号： W5070A  ISSN： 1876-1100  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： この章は,Mealy FSMsに対する二重状態割当の一般的考え方から始まる。この方法は,クラスによって状態の集合を分割することに基づいている。各内部状態は2つの方法で符号化される:FSM状態の集合の要素といくつかのクラスの状態の要素として。これにより,単一LUTのみを用いて与えられたクラスに対して任意の関数を実行することができる。構造図と設計法を,2つの状態割当を有するFPGAベースのMealy FSMsのために提案した。次に,最小量のクラスで分割を見つけることを可能にする形式的方法を提案した。2つの状態割当を,マイクロ操作の収集の符号化と組み合わせることができることを示した。対応するモデルとそれらの合成法を提案した。LUTベースの論理回路における論理要素の数とそれらの相互接続を減少させることを可能にするマイクロ操作の状態と集合の符号化を減少させる提案方法がある。章の最後の部分は,構造分解の提案方法の研究の結果を示すことに検討げられる。標準ベンチマークを用いて研究を行った。Copyright 2020 Springer Nature Switzerland AG Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 論理回路 ,  FPGA ,  *状態割当 ,  ベンチマーク ,  相互接続

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

タイトルに関連する用語 (1件)： 状態割当