文献

J-GLOBAL ID：202002254645377346   整理番号：20A2556300

Verilog-単一光子アバランシェダイオードにおけるアバランシェ動力学とクエンチングのモデル【JST・京大機械翻訳】

Verilog-A model for avalanche dynamics and quenching in Single-Photon Avalanche Diodes

著者 (14件)： oussaiti Y. (STMicroelectronics,Crolles,France) ,  Rideau D. (STMicroelectronics,Crolles,France) ,  Manouvrier J.R. (STMicroelectronics,Crolles,France) ,  Quenette V. (STMicroelectronics,Crolles,France) ,  Mamdy B. (STMicroelectronics,Crolles,France) ,  Buj C. (STMicroelectronics,Crolles,France) ,  Grebot J. (STMicroelectronics,Crolles,France) ,  Wehbe-Alause H. (STMicroelectronics,Crolles,France) ,  Lopez A. (STMicroelectronics,Edinburgh,United Kingdom) ,  Mugny G. (STMicroelectronics,Edinburgh,United Kingdom) ,  Agnew M. (STMicroelectronics,Edinburgh,United Kingdom) ,  Lacombe E. (STMicroelectronics,Edinburgh,United Kingdom) ,  Pala M. (CNRS, *Universite ́ Paris-Saclay,Palaiseau,France) ,  Dollfus P. (CNRS, *Universite ́ Paris-Saclay,Palaiseau,France)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： SISPAD  ページ： 145-148  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 著者らは,単一Photon Avalanche Diodes(SPADs)における時間的アバランシェ蓄積とその統計を説明するVerilog-Aモデルを提示する。この物理ベースアプローチをTCAD混合モード解析予測および測定と比較した。数百ピコ秒のオーダーでできるビルドアップは統計的パルス幅分布に影響し,実験的に検証された。さらに,アバランシェとその消光の間のデバイスを横切る電圧スイングを詳細に検討し,電力消費に及ぼすその影響を研究した。このモデルは,チップ設計者がSPADフォトダイオードを消光するための回路を最適化するのを助けることができる。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 最適化 ,  電圧 ,  フォトダイオード ,  電力消費 ,  パルス幅 ,  ピコ秒 ,  混合モード ,  *クエンチ
準シソーラス用語： *Verilog ,  TCAD ,  *単一光子アバランシェダイオード , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： Verilog ,  単一光子アバランシェダイオード ,  動力学 ,  クエンチング ,  モデル