文献
J-GLOBAL ID:202002255838148558   整理番号:20A1926680

効率のためのエラーの利用 回路から応用への調査【JST・京大機械翻訳】

Exploiting Errors for Efficiency A Survey from Circuits to Applications
著者 (16件):
資料名:
巻: 53  号:ページ: 1-39  発行年: 2020年 
JST資料番号: E0003B  ISSN: 0360-0300  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
計算タスクがその仕様の緩和を許容し,またはアルゴリズムが実行,ハードウェア,システムソフトウェア,およびプログラミング言語コンパイラまたはそれらのランタイムシステムにおけるノイズの影響を許容するとき,低資源利用のために正しい行動から逸脱をトレードオフできる。著者らは,初めて,それらのエンドツーエンド応用が許容されるような多くの誤差としてのみ,計算システムに関する研究成果の合成を提示した。結果は,回路のコンピュータ支援設計,ディジタルシステム設計,コンピュータアーキテクチャ,プログラミング言語,オペレーティングシステム,および情報理論の分野に及んでいる。誤差を避けるため,抽象のこれらの各層によって制御された資源を過剰予測することより,1つの層で生じる誤差のマスキングを活用し,それによって,これらの誤差をより高い層へ伝播するのを防ぐことができる。2つの説明例を用いてエンドツーエンドアプローチの潜在的利点を実証した。焦点の個々の層において異なる研究コミュニティによって伝統的に使用されている技術を通して,コヒーレントな見解を提示することができる用語の形式化を導入した。この形式化を用いて,筆者らは,回路,アーキテクチャ,オペレーティングシステム,プログラミング言語レベル,および資源利用と正当性間のトレードオフに対する基本的な情報理論的限界における計算システムの個々の層に対するトレードオフを調査した。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (4件):
分類
JSTが定めた文献の分類名称とコードです
計算機網  ,  通信網  ,  応用プログラミング言語  ,  汎用プログラミング言語 
タイトルに関連する用語 (3件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る