文献

J-GLOBAL ID：202002256997302062   整理番号：20A2768142

一定時間復号器による効率的なBIKEハードウェア設計【JST・京大機械翻訳】

Efficient BIKE Hardware Design with Constant-Time Decoder

著者 (4件)： Reinders Andrew H. (Security and Privacy Research, Intel Labs Intel Corporation,Hillsboro,OR,97124) ,  Misoczki Rafael (Security and Privacy Research, Intel Labs Intel Corporation,Hillsboro,OR,97124) ,  Ghosh Santosh (Security and Privacy Research, Intel Labs Intel Corporation,Hillsboro,OR,97124) ,  Sastry Manoj R. (Security and Privacy Research, Intel Labs Intel Corporation,Hillsboro,OR,97124)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： QCE  ページ： 197-204  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： BIKE(Bit-fliping Key Encapsulation)は,NIST Post-Quantum暗号標準化プロセスにおける考察の下で有望な候補である。それは,単純な定義と十分に理解できるセキュリティを有するコードベースの暗号システムである。この暗号システムの最も重要なステップは,QC-MDPC線形符号による誤り訂正からなる。64ビットプロセッサに関する発表性能は,このデコード手順がソフトウェア実装のために20Mサイクルを採り,組込みデバイスのために悪いことを示した。本論文では,組込みソフトウェア実装に最適な操作を加速させるBIKEコプロセッサを提案し,電力制約SoCデバイスを,良好な性能でBIKEを直接実装することを可能にした。BIKE種におけるグレイブラック復号器の単純化を提案し,ハードウェア実装により優しいこと,Intel Arria 10 FPGAプラットフォーム上のこの復号器の性能を実証した。著者らの実装は,文献における他のMDPC復号器に匹敵するサイクル面積性能を持ち,一方,電力側チャネルレジリエンスを容易にする設計要素を含む。主な結果は,BIKEを小型SoCプラットフォームで実行することを可能にし,従って,量子コンピュータによる攻撃に抵抗するためのデバイスである。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 簡素化 ,  電力 ,  標準化 ,  *復号器 ,  線形符号 ,  復号化 ,  ソフトウェア ,  *ハードウェア設計 ,  暗号 ,  コプロセッサ ,  FPGA ,  量子コンピュータ
準シソーラス用語： システムオンチップ ,  ハードウェア実装 ,  組込みソフトウェア , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (2件)： 復号器 ,  ハードウェア設計