文献

J-GLOBAL ID：202002257052248097   整理番号：20A0495873

GPU-HBM SIP相互接続リンク試験と修理【JST・京大機械翻訳】

GPU-HBM SiP Interconnect Link Test and Repair

著者 (6件)： Khan Amanulla (NVIDIA Graphics Pvt. Ltd.,Bangalore,India) ,  Kodihalli Himakiran (NVIDIA Corporation,Santa Clara,USA) ,  Nachiappan Thenappan (NVIDIA Corporation,Santa Clara,USA) ,  Sreesailam Sreekar (NVIDIA Graphics Pvt. Ltd.,Bangalore,India) ,  Chou Seth (NVIDIA Corporation,Taipei City,Taiwan) ,  Lee Colin (NVIDIA Corporation,Santa Clara,USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ITC India  ページ： 1-6  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高速,高容量,極端に効率的なCoWoS積層メモリアーキテクチャとしてのHBMの出現によって,その試験は多くの難問を提示した。マイクロバンプ界面の小さい幾何学と,含まれるパッケージングプロセスの複雑な性質のために,GPUとHBMダイスは,同じ受動シリコンインターポーザパッケージ上に強固に結合し,欠陥の導入の確率は大きく増加する。これらの集合欠陥は通常,オープン,短いまたは抵抗性の継手として現れる。従って,リンク欠陥に対するSiPを試験する必要があり,SiPの機能性を回復するためにそれらを修復する必要がある。本論文では,Link試験と修理のためのNVIDIAの包括的解決策について述べた。それは,工業的に最良の高容量ATE生産スクリーニングプログラムを達成するのに役立つ。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *相互接続 ,  界面 ,  幾何学 ,  ロバスト性 ,  記憶構造
準シソーラス用語： 機能性 ,  システムインパッケージ ,  マイクロバンプ , 【Automatic Indexing@JST】

分類 (4件)： 図形・画像処理一般  (JE04010I) ,  アンテナ  (ND06000M) ,  パターン認識  (JE07000S) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (7件)： GPU ,  HBM ,  SiP ,  相互接続 ,  リンク ,  試験 ,  修理