文献

J-GLOBAL ID：202002259503425306   整理番号：20A0218693

故障テストを遅延させるためのニューラルネットワークの適用:テストポイント挿入とランダム回路訓練【JST・京大機械翻訳】

Applying Neural Networks to Delay Fault Testing: Test Point Insertion and Random Circuit Training

著者 (4件)： Millican Spencer (Auburn University) ,  Sun Yang (Auburn University) ,  Roy Soham (Auburn University) ,  Agrawal Vishwani (Auburn University)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ATS  ページ： 13-135  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,ランダムに生成された回路を用いてANNsを訓練する方法として,テストポイント(TP)位置を選択するために,人工ニューラルネットワーク(ANNs)を用いた論理内蔵自己テスト(LBIST)遅延故障カバレッジの増加法を提案した。この方法は製造中と製造後の遅延試験品質を増加させる。本論文ではまた,価値ある第三者知的財産(IP)回路に頼ることなくANNsを訓練した。結果は,より高い品質のTPが大幅に減少したCPU時間で選択され,第3パーティIPがANN訓練に必要でないことを示した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *故障 ,  *ニューラルネットワーク ,  CPU時間 ,  品質 ,  知的財産
準シソーラス用語： 故障カバレッジ ,  内蔵 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： 故障 ,  テスト ,  遅延 ,  ニューラルネットワーク ,  ポイント ,  訓練