文献

J-GLOBAL ID：202002259539641407   整理番号：20A1240472

超低電力のための容量性MEMS加速度計アナログフロントエンドにおけるフィードフォワード雑音低減技術【JST・京大機械翻訳】

A Feedforward Noise Reduction Technique in Capacitive MEMS Accelerometer Analog Front-End for Ultra-Low-Power IoT Applications

著者 (5件)： Akita Ippei (Nanoelectronics Research Institute, National Institute of Advanced Industrial Science and Technology, Tsukuba, Japan) ,  Okazawa Takayuki (Department of Electrical and Electronics Engineering, Toyohashi University of Technology, Toyohashi, Japan) ,  Kurui Yoshihiko (Toshiba Corporation, Kawasaki, Japan) ,  Fujimoto Akira (Toshiba Corporation, Kawasaki, Japan) ,  Asano Takashi (Department of Electrical and Electronics Engineering, Toyohashi University of Technology, Toyohashi, Japan)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 55  号： 6  ページ： 1599-1609  発行年： 2020年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 290μg/√Hzの雑音フロアと252nWの電力消費を有する超低電力(ULP)容量性マイクロ電気機械システム(MEMS)加速度計アナログフロントエンド(AFE)チップを提示した。ULP動作の下でこのような低雑音特性を達成するために,提案したAFEは,新しい回路方式,すなわちフィードフォワード雑音低減技術(FNRT)を利用し,それは相関雑音のいくつかを相殺する。FNRTは,余分な電力を使用することなく,従来の自己平衡ブリッジ(SBB)アーキテクチャの簡単な修正であり,それは,AFEにおける増幅器上の雑音要求を緩和することができ,それにより,その電力消費を低減することができる。設計したシステムは,簡単な信号対雑音比(SNR)強調技術を用いてSAR ADCを使用し,動的構成とデューティサイクル動作を可能にするために有限状態機械(FSM)を含む。AFEチップは0.18μmの相補的金属-酸化物-半導体(CMOS)プロセスに実装され,65dBのダイナミックレンジと62.8μgのバイアス不安定性を達成した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： SN比 ,  *雑音 ,  半導体 ,  *電力 ,  *加速度計 ,  電力消費 ,  有限状態機械 ,  *フィードフォワード ,  ダイナミックレンジ ,  *雑音低減 ,  計算機アーキテクチャ ,  *MEMS
準シソーラス用語： デューティサイクル ,  *アナログフロントエンド ,  *超低消費電力 , 【Automatic Indexing@JST】

分類 (2件)： 変復調回路  (NC05050F) ,  電源回路  (NC05060Q)

タイトルに関連する用語 (7件)： 低電力 ,  容量性 ,  MEMS ,  加速度計 ,  アナログフロントエンド ,  フィードフォワード ,  雑音低減