文献

J-GLOBAL ID：202002260267535937   整理番号：20A0436947

固定メモリアクセスパターンを持つMerge交換ソートに基づく離散Gaussサンプラ【JST・京大機械翻訳】

Merge-Exchange Sort Based Discrete Gaussian Sampler with Fixed Memory Access Pattern

著者 (3件)： Tian Shanquan (Yale University) ,  Wang Wen (Yale University) ,  Szefer Jakub (Yale University)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ICFPT  ページ： 126-134  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 離散Gaussサンプリングを用いて離散Gauss分布から整数をサンプリングした。この機能性は,鍵生成,署名,あるいは格子ベースの方式の鍵となるカプセル化のような操作に使用されるので,これらの暗号アルゴリズムの基本的な構築ブロックである。暗号アルゴリズムにおいて使用されるとき,現代の離散Gaussサンプラの1つの要求される特徴は,タイミングサイドチャネル攻撃に対するセキュリティを保証するために,一定時間である。さらに,攻撃者が電力トレースを測定することにより,攻撃者がどのように利得を獲得できるかを制限することにより,電力またはEMサイドチャネル攻撃の可能性を最小化することがしばしば望まれる。ハードウェアにおけるこれらの特徴を有するGauss型サンプラーを持つ必要性に取り組むために,本論文はFPGA上で実現された固定メモリアクセスパターンを有する一定時間離散Gaussサンプラの新しいハードウェア実装を提示した。この設計は累積分布テーブル(CDT)に基づくアプローチを用いる。さらに,新しいサンプラーは,バッチ内でサンプルを生成することを可能にする,マージ交換ソートアルゴリズムを使用する。ハードウェアにおいて,メモリ交換ソートアルゴリズムの使用により,メモリアクセスパターンは,秘密サンプルの値にかかわらず常に固定される。これは,メモリ使用とアクセスが秘密値に依存しないので,潜在的電力またはEMサイドチャネル攻撃に対するサンプラーの抵抗を増加させる。提示したサンプラーは,次のGaussパラメータ:標準偏差,精度,およびテールカットにより完全にパラメータ化することができ,暗号アルゴリズムにより要求される正確なパラメータに適合するハードウェア設計を生成する。さらに,それは,時間で発生するサンプル数のためのバッチサイズによって,編集時間でパラメータ化することができた。設計評価は種々のXilinx FPGAの合成データに基づいている。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *ソーティング ,  FPGA ,  標準偏差 ,  利得 ,  ハードウェア ,  セキュリティ ,  パラメタリゼーション ,  正規分布 ,  ロット ,  *記憶装置 ,  ハードウェア設計 ,  電力 ,  マージング ,  *ROM【メモリ】 ,  サイバー攻撃
準シソーラス用語： サイドチャネル攻撃 , 【Automatic Indexing@JST】

分類 (4件)： 符号理論  (ND02030R) ,  図形・画像処理一般  (JE04010I) ,  データ保護  (JD01020V) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： 固定メモリ ,  アクセスパターン ,  ソート ,  サンプラ