文献

J-GLOBAL ID：202002262109417414   整理番号：20A0899626

サドルフィンDRAMにおける通過ワード線誘起ソフトエラーの緩和【JST・京大機械翻訳】

Mitigating the Passing Word Line Induced Soft Errors in Saddle Fin DRAM

著者 (4件)： Gautam Satendra Kumar (Department of Electronics and Communication Engineering, IIT Roorkee, Roorkee, India) ,  Manhas Sanjeev Kumar (Department of Electronics and Communication Engineering, IIT Roorkee, Roorkee, India) ,  Kumar Arvind (Advanced Product and Technology Development (APTD), Applied Materials, Santa Clara, CA, USA) ,  Pakala Mahendra (Advanced Product and Technology Development (APTD), Applied Materials, Santa Clara, CA, USA)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 67  号： 4  ページ： 1902-1905  発行年： 2020年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文において,Saddle-Fin-Recesed-Channel-AcAcc(S-RCAT)におけるゼロ故障を緩和するために,通過単語線(PWL)の仕事関数(WF)工学を用いた新しい技術を提案した。PWLのハンマアクセスによって引き起こされるゼロ故障(すなわち,列ハンマー(RH))は,PWLと隣接するストレージノード(SN)の間の干渉に起因することが示される。PWLとSN間の干渉を最小化するために,高WF PWLの局所導入を提案した。TCAD3-Dプロセスシミュレーションを用いて,PWLハンマー誘起ゼロ故障の機構を解析した。高いWF PWLは,PWLのアクセスの間,浅いトレンチ分離(STI)の近くで92%まで電子電流密度を減少させることを示した。STI近傍の電子密度が低いと,PWLのハンメードアクセスによりSNポテンシャルが上昇し,ゼロ破壊緩和における77%の改善をもたらした。高WF PWLの導入は,活性アクセストランジスタ特性(I_ON,SS,およびV_T)に及ぼす実質的影響を持たない。本論文で得られた結果は,将来の動的ランダムアクセスメモリ(DRAM)技術におけるゼロ故障を緩和するために,S-RCATにおいて局所化高WF PWLを使用する可能性を実証した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 仕事関数 ,  電子密度 ,  故障 ,  電流密度 ,  *緩和現象 ,  *ソフトエラー ,  *DRAM ,  単語 ,  プロセスシミュレーション

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (7件)： サドル ,  フィン ,  DRAM ,  ワード線 ,  誘起 ,  ソフトエラー ,  緩和