文献

J-GLOBAL ID：202002263812200762   整理番号：20A0805753

SSR RISC-Vパイプラインの負荷使用ハザードにおける気泡を低減する失速スキーム【JST・京大機械翻訳】

SSR: A Stall Scheme Reducing Bubbles in Load-Use Hazard of RISC-V Pipeline

著者 (3件)： Su Dongchu (College of Computer Science, National University of Defense Technology, Changsha, People’s Republic of China) ,  Li Yong (College of Computer Science, National University of Defense Technology, Changsha, People’s Republic of China) ,  Yuan Bo (College of Computer Science, National University of Defense Technology, Changsha, People’s Republic of China)
資料名： Advances in Intelligent Systems and Computing  (Advances in Intelligent Systems and Computing)
巻： 1151  ページ： 559-565  発行年： 2020年 
JST資料番号： W5075A  ISSN： 2194-5357  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 現代のプロセッサは通常,パイプライン構造を採用し,メモリからデータを負荷することが多い。そのポイントにおいて,負荷-使用災害は,必然的に生じた。それは通常パイプラインを失速して,性能を減少した。本論文は,負荷利用災害を解決するために2つの方式を紹介して比較した。一つはIDステージとEXEステージの間のハザードを検出する伝統的な方式であり,2つの命令の間にパイプラインと挿入バブルを固定する。提案した方式において,著者らは,従来の方式によって引き起こされる負荷利用危険性の失速を無視するEXEとMEM段階の間の単純なバイパスユニットを追加して,それは2つの命令の間のバブルを減少させることができた。特に長いパイプラインまたは多くの負荷命令のプログラムにおいて,気泡を除去することにおいてかなりの利益がある。この方式をオープンソースRISC-V SoCジェネレータRocketチップに実装し,SMIC130nm技術で合成した。結果は,後者の方式の性能が,領域と電力の合理的コストによって,Dhrystoneベンチマークにおいて6.9%増加することを示した。Copyright Springer Nature Switzerland AG 2020 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： ジェネレータ ,  演算プロセッサ ,  *気泡 ,  *失速 ,  バイパス ,  電力 ,  RISCマシン ,  記憶装置 ,  ベンチマーク
準シソーラス用語： システムオンチップ ,  オープンソース , 【Automatic Indexing@JST】

分類 (2件)： 制御方式  (JC02030K) ,  ディジタル計算機方式一般  (JC02010O)

タイトルに関連する用語 (7件)： SSR ,  RISC ,  パイプライン ,  ハザード ,  気泡 ,  失速 ,  スキーム