文献
J-GLOBAL ID:202002265444227297   整理番号:20A2283150

準完全制約充足を実行するためのLoihiスパイキングプロセッサのマルチコアアーキテクチャの利用【JST・京大機械翻訳】

Leveraging the Manycore Architecture of the Loihi Spiking Processor to Perform Quasi-Complete Constraint Satisfaction
著者 (5件):
資料名:
巻: 2020  号: IJCNN  ページ: 1-8  発行年: 2020年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
多くの場合,低電力自律システムは決定を極めて効率的に行う必要がある。しかし,問題空間がより複雑になるので,従来の計算法を用いて,解を迅速に発見できる。したがって,本研究では,制約充足問題(CSPs)を,スパイキングニューラルネットワークを用いて迅速かつ効率的に解くことができることを示した。制約充足は,多数の異なるアプリケーションに適用できる一般的な問題解決技術である。このアルゴリズムの有効性を実証するために,Intel Loihiスパイキング神経形態学的研究プロセッサ上でのBoole satisfibility問題(SAT)の成功した実行を示した。多くの場合,制約充足問題は単一解とは対照的に解集合を持つ。従って,Loihiチップの多くのコアアーキテクチャを用いて,解発見プロセスを並列化し,極限効率(解当たり8マイクロジュールの低い動的エネルギー)で発生する準完全解集合を導いた。このスパイキングプロセッサにおける電力消費は,主にスパイクの伝搬によるものであり,これはデータ移動と処理の重要な駆動者である。したがって,提案したSATアルゴリズムを,最大効率利得を達成するために,ニューラルネットワークをスパイクするためにカスタマイズした。知る限りでは,本論文における研究は,解集合を生成することができる低電力組込み神経形態プロセッサに対する制約充足の最初の実装を示した。一般に,埋め込みスパイキングニューロモルフィックハードウェアは,時間,電力,およびエネルギーに関して極端な利得を得るために,制約充足問題解決プロセスを並列化できることを示した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
図形・画像処理一般 
タイトルに関連する用語 (2件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る