文献

J-GLOBAL ID：202002265587803377   整理番号：20A0270200

加齢により誘発されたタイミング違反耐性のための構成可能な近似回路に関する評価【JST・京大機械翻訳】

Evaluation on Configurable Approximate Circuit for Aging-Induced Timing Violation Tolerance

著者 (2件)： Sato Toshinori (Fukuoka University) ,  Ukezono Tomoaki (Fukuoka University)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： PRDC  ページ： 23-231  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,エージェントが誘導するタイミング違反を許容するために,構成可能な近似回路を利用する技術を評価するシミュレーション結果を示した。違反が予測されるとき,回路はそれを避けるために再構成される。画像鮮鋭化応用を用いた評価は,提案手法が10年エージング後の遅延増加に耐えられることを明らかにした。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *近似法 ,  エージェント ,  シミュレーション ,  再構成

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  フィルタ一般  (NC04021I)

タイトルに関連する用語 (5件)： 加齢 ,  誘発 ,  耐性 ,  近似 ,  評価