抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
試験シナリオに対する要求から高いトレーサビリティを達成するために,試験シナリオ生成法は,モデルベース開発の不可欠な側面として広く認識されてきた。しかし,危険な条件を含む十分な要求範囲を持つ効果的な試験シナリオを作ることは困難である。本研究では,形式化した機能的要求から試験シナリオ生成法を提案した。ハザード解析の結果に基づいて,この技術はシナリオの終状態として危険な状態を指定することによって危険な状況を明らかにするシナリオを生成することができる。さらに,攻撃ターゲットと方法をモデル化することによって,悪意のある同時外部攻撃によって危険な状態に導く試験シナリオを生成した。同時攻撃試験シナリオを生成する並列化技術を示した。網羅的経路発見手法を用いて,既存の手法と比較して高い要求カバレッジを達成する能力を示す。提案方法は,モデル検査方法を使用し,状態爆発から脱出できない。しかし,高抽象要求領域をモデル化し,部分シナリオを指定することによって,実際の問題に達することができる。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】