文献

J-GLOBAL ID：202002269197700347   整理番号：20A2310775

畳込みニューラルネットワーク加速器向け高性能乗算器【JST・京大機械翻訳】

High performance multiply-accumulator for the convolutional neural networks accelerator

著者 (5件)： Kong Xin (中国科学院 半導体研究所,北京 100083;中国科学院大学,北京 100049) ,  Chen Gang (中国科学院 半導体研究所,北京 100083) ,  Gong Guoliang (中国科学院 半導体研究所,北京 100083) ,  Lu Huaxiang (中国科学院 半導体研究所,北京 100083;中国科学院大学,北京 100049;中国科学院 脳科学与智能技術卓越創新中心,上海 200031;半導体神経网絡智能感知与計算技術北京市重点実験室,北京 100083) ,  Mao Wenyu (中国科学院 半導体研究所,北京 100083)
資料名： Xi’an Dianzi Keji Daxue Xuebao  (Xi'an Dianzi Keji Daxue Xuebao)
巻： 47  号： 4  ページ： 55-63,93  発行年： 2020年 
JST資料番号： W0859A  ISSN： 1001-2400  CODEN： XDKXEP  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 既存のコンボリューションニューラルネットワーク加速器における乗累加算器に存在する面積が大きく、消費電力が高く、スピードが遅いという問題に対して、転送ゲート構造に基づく全カスタマイズ高性能乗算器を設計した。乗算器用の新しい累積データ圧縮構造を提案し,ハードウェアオーバーヘッドを低減した。新しい並列加算器アーキテクチャを提案し,BrentKung加算器と同じハードウェアオーバヘッドで,ゲート遅延級数を低減し,計算速度を改善した。伝送ゲートの利点を用いて,乗算器の各ユニット回路を最適化した。筆者らの方法に基づいて設計した16乗8定点数高性能乗算器は、SMIC130nmtt工程角でキーパス遅延が1.173ns、レイアウト面積が9049.41μm2、800MHzで平均消費電力が4.153mWであった。伝統的乗算器と比較して,速度は約37.42%増加し,面積は約47.87%減少し,そして,消費電力は約56.77%減少した。Data from Wanfang. Translated by JST.【JST・京大機械翻訳】

シソーラス用語： *加速器 ,  最適化 ,  *乗算器 ,  加算器 ,  消費電力 ,  計算機処理速度 ,  ハードウェア ,  データ圧縮 ,  計算機アーキテクチャ ,  カスタム化
準シソーラス用語： オーバヘッド ,  *畳込みニューラルネットワーク , 【Automatic Indexing@JST】

分類 (3件)： 計算機網  (JC03000K) ,  論理回路  (NC05070B) ,  符号理論  (ND02030R)

タイトルに関連する用語 (3件)： 畳込みニューラルネットワーク ,  加速器 ,  乗算器