文献

J-GLOBAL ID：202002269292410668   整理番号：20A2277987

4GS/sディジタル内挿8ビット同時バイナリサーチADC【JST・京大機械翻訳】

A 4-GS/s Digitally Interpolated 8-Bit Concurrent Binary Search ADC

著者 (4件)： Dey Shovon (Department of Electrical and Computer Engineering, University of Alberta, Edmonton, AB, Canada) ,  Aurangozeb (Synopsys Inc., Mississauga, ON, Canada) ,  Shukla Rajiv (MACOM Technology Solutions Canada Inc., Burlington, ON, Canada) ,  Hossain Masum (Department of Electrical and Computer Engineering, University of Alberta, Edmonton, AB, Canada)
資料名： IEEE Solid-State Circuits Letters  (IEEE Solid-State Circuits Letters)
巻： 3  ページ： 374-377  発行年： 2020年 
JST資料番号： W3688A  ISSN： 2573-9603  CODEN： ISCLCN  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： このレターでは,65nm CMOSにおける4GS/s4方向インタリーブバイナリ探索アナログディジタル変換器(ADC)について述べた。ADCは,重複探索空間に関する同時バイナリ検索によって,変換速度と分解能を改善した。同時探索の後,参照オフセットによる2つの逐次近似レジスタADCは,1ビット冗長性を含む9ビット符号を生成するためにディジタル補間される8ビット符号を生成する。最初の2サイクルとディジタル補間におけるより高い変換速度を利用して,ADCは1GS/sレートで9ビット分解能を生成するために6サイクルだけを必要とする。28mWの消耗で,実装したプロトタイプはNyquist周波数で39.56dBのSNDRと48.21dBのSFDRを達成した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 冗長性 ,  逐次近似 ,  分解能 ,  レジスタ ,  *内挿法 ,  ディジタル方式 ,  2サイクル ,  *二分探索 ,  AD変換器 ,  プロトタイプ ,  CMOS
準シソーラス用語： 探索空間 ,  SFDR ,  SNDR ,  バイナリー , 【Automatic Indexing@JST】

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (4件)： ディジタル ,  内挿 ,  バイナリサーチ ,  ADC