文献

J-GLOBAL ID：202002269840233919   整理番号：20A1863040

knights着陸プロセッサにおける大域的仮想時間アルゴリズムの性能含意【JST・京大機械翻訳】

Performance implications of global virtual time algorithms on a knights landing processor

著者 (7件)： Eker Ali (Binghamton University) ,  Williams Barry (Binghamton University) ,  Mishra Nitesh (Binghamton University) ,  Thakur Dushyant (Binghamton University) ,  Chiu Kenneth (Binghamton University) ,  Ponomarev Dmitry (Binghamton University) ,  Abu-Ghazaleh Nael (Univ. of California Riverside)
資料名： ACM Proceedings  (ACM Proceedings)
号： DS-RT ’18  ページ： 87-96  発行年： 2018年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近の研究では,Intel Xeon Phi多コアプロセッサに関する並列離散事象シミュレーション(PDES)の性能を調査したが,一般的に,全てのコアとスレッドコンテキストが十分に負荷されたとき,特に高いスケールで,性能結果の過小報告が報告された。Knights Corner(KC)プロセッサに関する以前の研究におけるスケーラビリティの欠如は,KCシステムの物理的限界のアーチファクトであるが,Knights Landing(KNL)システムに関する性能課題は,その研究で使用されたより遅いグローバル仮想時間(GVT)計算アルゴリズムから部分的にステムする。本論文では,GVTボトルネックを緩和するために,より効率的なGVTアルゴリズムの下でKNL上のPDES性能を再調査した。特に,障壁同期に基づく同期GVTアルゴリズム,および2つの非同期GVT実装:共有メモリシステムのための修正Matternアルゴリズムおよび最近提案された待ち無しアルゴリズムを比較した。ROSSシミュレータを用いて,GVTボトルネックの最小化がスケーラビリティの大幅な改善をもたらし,250スレッド(チップ当たり)の全ての方法でシミュレーションを可能にすることを示した。面白いことに,バランスモデルに対して,待ち無しアルゴリズムは明確な勝者であり,バリアベースGVTは,大規模で実行される不均衡モデルに対して,かなり良好な結果を提供することを観察した。また,これらの性能傾向の根底にある理由を理解するために,詳細なシミュレーションプロファイリングを行った。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *アルゴリズム ,  シミュレーション ,  計算機シミュレーション ,  シミュレータ ,  *着陸 ,  *演算プロセッサ ,  アーチファクト ,  スレッド ,  *含意 ,  離散事象シミュレーション
準シソーラス用語： 計算アルゴリズム ,  マルチコアアーキテクチャ ,  プロファイリング , 【Automatic Indexing@JST】

著者キーワード (6件)： Intel Xeon Phi ,  大域的仮想時間 ,  Knights着陸 ,  マルチコアアーキテクチャ ,  並列離散事象シミュレーション ,  性能

分類 (2件)： 数値計算  (JE02000J) ,  計算機シミュレーション  (JE11000H)

タイトルに関連する用語 (5件)： 着陸 ,  プロセッサ ,  仮想 ,  アルゴリズム ,  含意