文献

J-GLOBAL ID：202002272142357602   整理番号：20A2444821

多重電力領域を有するI/Oサブシステムの電源雑音誘起ジッタの解析【JST・京大機械翻訳】

Analysis of Power Supply Noise Induced Jitter of I/O Subsystems with Multiple Power Domains

著者 (5件)： Kang Hyo-Soon (Intel Corporation,San Jose,USA) ,  Hashemi Ashkan (Intel Corporation,San Jose,USA) ,  Chen Guang (Intel Corporation,San Jose,USA) ,  Liu Xiaoping (Intel Corporation,San Jose,USA) ,  Beyene Wendemagegnehu (Intel Corporation,San Jose,USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： EPEPS  ページ： 1-3  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 高速インタフェイス設計において,多重電力ドメインを用いて,性能を改善し,雑音とジッタを最小にした。電源雑音誘起ジッタ(PSIJ)は,タイミング不確実性の主要な源の1つである。PSIJを解析するために,経験的方法論を,キー回路ブロックの個々のDC遅延(ps)と感度(ps/mV)を用いて,周波数と時間領域でしばしば誘導する。本論文では,多重電力ドメインの下でのクロックツリー,位相補間器,mux,およびバッファのような完全高速データおよびクロック経路のトランジスタベースSPICEシミュレーションから得た結果と比較することによって,これらの経験的手法からのPSIJ結果の妥当性を調べた。全体入力/出力(I/O)サブシステムのPSIJ方法論の精度を,別々に解析したときの多重回路ブロックの組合せ結果に対して検証した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *雑音 ,  シミュレーション ,  *電力 ,  不確実性 ,  クロック ,  *多重化 ,  *ジッタ ,  位相
準シソーラス用語： インタフェイスデザイン ,  *電源雑音 ,  サブシステム ,  時間領域 ,  クロックツリー , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： 多重 ,  サブシステム ,  電源雑音 ,  誘起 ,  ジッタ ,  解析