文献

J-GLOBAL ID：202002272524634857   整理番号：20A2553478

サージ電圧抑制とスイッチング損失低減のための三相インバータ回路のためのディジタルアクティブゲート制御【JST・京大機械翻訳】

Digital active gate control for a three-phase inverter circuit for a surge voltage suppression and switching loss reduction

著者 (8件)： Yamaguchi Daiki (Tokyo Metropolitan University,Tokyo,Japan) ,  Cheng Yu Shan (Tokyo Metropolitan University,Tokyo,Japan) ,  Mannen Tomoyuki (Tokyo Metropolitan University,Tokyo,Japan) ,  Obara Hidemine (Yokohama National University,Kanagawa,Japan) ,  Wada Keiji (Tokyo Metropolitan University,Tokyo,Japan) ,  Sai Toru (The University of Tokyo,Tokyo,Japan) ,  Takamiya Makoto (The University of Tokyo,Tokyo,Japan) ,  Sakurai Takayasu (The University of Tokyo,Tokyo,Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ECCE  ページ： 3782-3787  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,三相PWMインバータに設置されるディジタルアクティブゲートドライバのための新しいゲート制御法を提案した。提案方法は,ac電流の瞬時値に従って,デジタル能動ゲートドライバの制御パラメータを変化させる。この制御法はゲート電圧を形づき,出力電流依存性を考慮してサージ電圧とスイッチング損失を低減することができる。本論文はまた,三相PWMインバータによるディジタル能動ゲートドライバの制御パラメータを自動的に調整するための新しい最適化プラットフォームを提案した。この方法は,ac電流サイクルにおける任意の継続時間と,他の継続時間に対する固定パラメータに対する探索パラメータを適用する。このように,この方法はac電流の瞬時値に従って最適ゲート駆動パターンを探索することができる。提案したゲート制御法と最適化プラットフォームの妥当性を,ディジタルゲート駆動ICを有する5kW三相PWMインバータを用いて評価した。その結果,提案したゲート制御法と最適化プラットフォームの組合せが,同じ電力損失の条件下で,従来のゲートドライバと比較して,サージ電圧を23%低減できることを確認した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 最適化 ,  スイッチング ,  電流 ,  制御方式 ,  ディジタル方式 ,  継続時間 ,  *スイッチング損失
準シソーラス用語： PWMインバータ ,  *サージ電圧 ,  電流依存性 ,  電力損失 ,  瞬時値 ,  ゲート電圧 ,  三相 ,  *ゲート制御 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： サージ電圧 ,  スイッチング ,  損失低減 ,  三相 ,  インバータ回路