文献

J-GLOBAL ID：202002273154754301   整理番号：20A0667749

SCL180nm CMOS技術を用いた2段折畳みカスコード増幅器の設計【JST・京大機械翻訳】

Design of a Two-Stage Folded Cascode Amplifier Using SCL 180 nm CMOS Technology

著者 (2件)： Soman Vanitha (Terna Engineering College, Navi Mumbai, India) ,  Mande Sudhakar S. (Don Bosco Institute of Technology, Mumbai, India)
資料名： Lecture Notes in Electrical Engineering  (Lecture Notes in Electrical Engineering)
巻： 637  ページ： 423-430  発行年： 2020年 
JST資料番号： W5070A  ISSN： 1876-1100  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 本論文では,CMOS技術を用いた二段折畳みカスコード増幅器の設計について述べた。最大DC利得は,アナログと混合信号回路のための重要な必要因子である。提案した回路は100dB以上を達成するように設計され,得られたDC利得は107.615dBである。[数式:原文を参照]として位相余裕を測定した。電力は1.97mWと測定された。提案した回路を開発し,SCL180nmのcadenceツールの技術で実行した。設計値をシステム性能と比較した。Copyright Springer Nature Singapore Pte Ltd. 2020 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アナログ系 ,  *折畳み ,  電力 ,  *CMOS ,  利得
準シソーラス用語： *カスコード ,  位相マージン ,  混合信号 ,  *CMOS技術 ,  *カスコード増幅器 , 【Automatic Indexing@JST】

著者キーワード (4件)： カスコード ,  CMRR ,  PSRR ,  UGB

分類 (1件)： 増幅回路  (NC05040U)

タイトルに関連する用語 (4件)： CMOS技術 ,  折畳み ,  カスコード増幅器 ,  設計