文献

J-GLOBAL ID：202002273366200418   整理番号：20A2014601

小型で高度にランダム化した真のランダムビットジェネレータ【JST・京大機械翻訳】

Miniaturized and Highly Randomized True Random Bit Generator

著者 (2件)： Kamlesh Raj N. (VLSI Design, Sri Ramakrishna Engineering College, Coimbatore, India) ,  Manikandababu C. S. (Department of Electronics and Communication Engineering, Sri Ramakrishna Engineering College, Coimbatore, India)
資料名： Advances in Intelligent Systems and Computing  (Advances in Intelligent Systems and Computing)
巻： 1163  ページ： 223-232  発行年： 2020年 
JST資料番号： W5075A  ISSN： 2194-5357  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 本論文では,カオス回路と予測できない線形フィードバックシフトレジスタ(LFSR)に基づくランダム性の高い品質を有する真のランダムビット発生器(TRBG)を紹介した。この小型化された真のランダムビット発生器は,ランダム性の2つの段階で作られた。第一段階は連続ランダム変数を生成し,第二段階は回路への準安定性を提供する。カオス回路はサイドチャネル攻撃から免疫を与え,回路はビット生成のあらゆる事象に対して準安定性を持ち,また1Mbpsビットレートデータ出力を確実にする。この発生器は,任意の暗号化設計(画像暗号化のような)のためのシード発生器として使用でき,真のランダム発生器は,任意の軽量暗号化設計のための複雑なプログラマブル論理デバイス(CPLD)とフィールドプログラマブルゲートアレイ(FPGA)のような安価なデバイスのために設計されている。ランダム性の国立標準技術研究所(NIST)試験を適用して,TRBGのランダム性を試験した。Copyright Springer Nature Singapore Pte Ltd. 2021 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *小型化 ,  暗号 ,  PLD【IC】 ,  FPGA ,  サイバー攻撃
準シソーラス用語： ビットレート ,  サイドチャネル攻撃 ,  ランダム性 ,  低価格 , 【Automatic Indexing@JST】

著者キーワード (5件)： LFSR ,  Chaos回路 ,  位相検出器 ,  逐次カオス回路ベースのリング発振器(SCRO) ,  NIST

分類 (2件)： 符号理論  (ND02030R) ,  発振回路  (NC05020Y)