文献

J-GLOBAL ID：202002275877500527   整理番号：20A1864645

オープンソースCGRA-MEフレームワークを用いた標準セルとFPGAオーバレイCGRAのアーキテクチャ探索【JST・京大機械翻訳】

Architecture Exploration of Standard-Cell and FPGA-Overlay CGRAs Using the Open-Source CGRA-ME Framework

著者 (7件)： Chin S. Alexander (University of Toronto, Toronto, ON, Canada) ,  Niu Kuang Ping (University of Toronto, Toronto, ON, Canada) ,  Walker Matthew (University of Toronto, Toronto, ON, Canada) ,  Yin Shizhang (University of Toronto, Toronto, ON, Canada) ,  Mertens Alexander (University of Toronto, Toronto, ON, Canada) ,  Lee Jongeun (UNIST, Ulsan, UNK, Rebublic of Korea) ,  Anderson Jason H. (University of Toronto, Toronto, ON, Canada)
資料名： ACM Proceedings  (ACM Proceedings)
号： ISPD ’18  ページ： 48-55  発行年： 2018年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 粗粒再構成可能アーキテクチャ(CGRA)のモデリングと探索のためのオープンソースソフトウェアフレームワーク,CGRA-MEについて述べた。CGRAは,大きなALU様論理ブロックを持つプログラム可能ハードウェアデバイスであり,データパスバススタイル相互接続である。CGRAは,プログラマビリティのスペクトルの微細粒FPGAと標準セルASICの間に配置され,FPGAsよりも柔軟性が低いが,ASICより柔軟である。CGRA-MEにより,建築家はXMLベース言語におけるCGRAアーキテクチャを記述できる。また,フレームワークはアーキテクチャ上にベンチマークをマッピングし,モデル化アーキテクチャのためのVerilog RTLの自動生成を提供する。これにより,建築家は検証目的をシミュレートでき,CGRAのASICまたはFPGAオーバーレイ実装,性能,面積,電力消費を評価する。実験的研究では,CGRA-MEを用いて,CGRAの標準的セルとFPGAオーバーレイ物理的実現の両方を考慮して,広く知られているCGRAの幾つかの変異体をモデリングし,マッピングし,評価した。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 言語 ,  電力消費 ,  相互接続 ,  標準電池 ,  スペクトル ,  建築家 ,  柔軟性 ,  ベンチマーク ,  *計算機アーキテクチャ ,  ASIC ,  *FPGA
準シソーラス用語： Verilog ,  自動生成 ,  *オープンソース ,  リコンフィギャラブルアーキテクチャ , 【Automatic Indexing@JST】

著者キーワード (4件)： CGRA ,  FPGAオーバレイ ,  粗粒再構成可能アーキテクチャ ,  再構成可能アーキテクチャ

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： オープンソース ,  フレームワーク ,  標準セル ,  FPGA ,  オーバレイ ,  アーキテクチャ ,  探索