文献

J-GLOBAL ID：202002276927023821   整理番号：20A2320969

Kite:正確な相互接続モデリングにより可能となった異種インターポーザトポロジーのファミリー【JST・京大機械翻訳】

Kite: A Family of Heterogeneous Interposer Topologies Enabled via Accurate Interconnect Modeling

著者 (4件)： Bharadwaj Srikant (Advanced Micro Devices, Inc) ,  Yin Jieming (Advanced Micro Devices, Inc) ,  Beckmann Bradford (Advanced Micro Devices, Inc) ,  Krishna Tushar (Georgia Institute of Technology)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： DAC  ページ： 1-6  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ダイスタックと2.5Dチップ統合技術の最近の進歩は,相互接続設計を複雑にするパッケージネットワーク不均一性を導入する。シリコンインターポーザ上のチップレットの統合は,インターポーザトポロジーを最適化する新しい機会を提供する。しかしながら,既存のネットワークオンチップ(NoC)シミュレータの能力によって制限されて,インターポーザベースのNoCのフルポテンシャルは利用されていない。本論文では,事前NoC設計のショートフォールを取り上げ,Kiteと呼ばれるチップレットトポロジーの新しいファミリーを提示した。Kiteトポロジーは,新しいインターポーザシステムに存在する多様なネットワーキングと周波数領域をよりよく利用し,先のチップレットトポロジー提案より優れている。Kiteは,合成トラフィック待ち時間を7%減少し,平均スループットを2重ButterflyおよびButter Donutに対して17%まで改善し,2つの以前の提案は,より正確なモデリングを用いて開発した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *位相幾何学 ,  最適化 ,  シミュレータ ,  *相互接続 ,  スループット ,  待ち時間 ,  不均一性 ,  周波数領域 ,  改変
準シソーラス用語： *インターポーザ ,  ネットワーキング ,  ネットワークオンチップ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 相互接続 ,  モデリング ,  インターポーザ ,  トポロジー ,  ファミリー