文献

J-GLOBAL ID：202002277281938913   整理番号：20A0911692

4Thおよび5次世代Intel(R)(R)CORETMマイクロプロセッサに使用される完全集積化電圧調整器の効率測定法【JST・京大機械翻訳】

Efficiency Measurement Method for Fully Integrated Voltage Regulators used in 4^th and 5^th Generation Intel(R) CoreTM Microprocessors

著者 (6件)： Schrom Gerhard (Intel Corporation,USA) ,  Hill Michael J. (Intel Corporation,USA) ,  Makala Sarath (Intel Corporation,USA) ,  Vunnam Ravi Sankar (Intel Corporation,USA) ,  Krishnamoorthy Arun (Intel Corporation,USA) ,  Ferguson Ryan (Intel Corporation,USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2019  号： ITC  ページ： 1-6  発行年： 2019年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 完全集積電圧調整器(FIVR)は,CPUおよびGraphicsコアと同じダイに集積されたスイッチング電圧調整器であり,4番目および5番目の世代のIntel~(R)CoreTMマイクロプロセッサに集積されている。実用的な限界は,FIVRへの従来の電圧調整器特性化法の適用を妨げる。これらの課題を克服するために,FIVRの試験と特性化のための新しい方法と技術を開発しなければならない。電力効率(η)は電圧調整器の重要な性能指標の1つである。本論文では,FIVRの電力効率を測定するために用いた方法を説明した。これらの方法は一般的に統合されたVRに適用でき,FIVRsのみに特異的ではない。電力損失成分の記述と曲線あてはめ技術からの損失係数の抽出も示した。測定結果は,提案した方法が非常に再現性があることを示し,最悪ケースのランからランへの変動は0.4%であった。また,結果は最悪ケース誤差が<であることを示した。予備Siシミュレーション結果と比較したとき,1%。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： シミュレーション ,  スイッチング ,  再現性 ,  曲線あてはめ ,  *マイクロプロセッサ ,  キャラクタリゼーション ,  *電圧調整器 ,  電力効率
準シソーラス用語： 電力損失 ,  性能指標 ,  損失係数 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 次世代 ,  マイクロプロセッサ ,  集積化 ,  電圧調整器 ,  測定法