文献

J-GLOBAL ID：202002278423062562   整理番号：20A2260382

2.5DパッケージSI&PI評価アプローチ【JST・京大機械翻訳】

2.5D Package SI&PI Assessment Approach

著者 (5件)： Zhang Jiangtao (ZTE Sanechips Corporation,Department of Packaging & Testing,Xi’an,China) ,  Yu Bin (ZTE Sanechips Corporation,Department of Packaging & Testing,Xi’an,China) ,  Pang Jian (ZTE Sanechips Corporation,Department of Packaging & Testing,Xi’an,China) ,  Sun Tuobei (ZTE Sanechips Corporation,Department of Packaging & Testing,Xi’an,China) ,  Chen Xiaolang (ZTE Sanechips Corporation,Department of Packaging & Testing,Xi’an,China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ICEPT  ページ： 1-4  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： AI,自動,クラウドサーバ,大規模ストレージ,超高定義ビデオ通信ネットワーク,高速帯域幅のための市場需要,低電力消費,低電圧,高性能チップのアプリケーション要求は,ますます顕著である。2.5DICの設計は,上記の要求を満たすことができた。チッププロセスは,超大規模データ,先進プロセスおよびチップ設計および検証のより複雑な処理につながる。同時に,SI&PIシミュレーションで克服する必要のある多くの困難と課題,例えば,より複雑なモデリング方法とより困難なモデルパラメータ抽出,そして次に,問題解析,検証とサインオフ標準のためのはるかに高い要求に直面した。本論文では,HBM2およびSerDes信号ルーティングのような高速連続並列信号評価の問題を目的として,上記の困難および課題を克服するために,信号および電力モデリングおよびSパラメータ抽出,時間領域解析を含む,PI&SI解析と評価方式を提案し,2.5DIC設計におけるリスクおよび問題を効果的に評価することができた。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： シミュレーション ,  通信網 ,  *電力 ,  経路選定 ,  録画装置 ,  応用プログラム ,  帯域幅
準シソーラス用語： Sパラメータ ,  パラメータ抽出 ,  低電圧 ,  時間領域解析 ,  低電力化 ,  大規模データ ,  クラウドサーバ , 【Automatic Indexing@JST】

分類 (5件)： 符号理論  (ND02030R) ,  図形・画像処理一般  (JE04010I) ,  専用演算制御装置  (JC04030Y) ,  医用画像処理  (JE04020T) ,  音声処理  (JE05000E)

タイトルに関連する用語 (2件)： パッケージ ,  評価