文献

J-GLOBAL ID：202002278481733791   整理番号：20A1798671

SWOOP:非彫刻,エクセクテアヘッド,インオーダーコアのためのソフトウェア-ハードウェア共設計【JST・京大機械翻訳】

SWOOP: software-hardware co-design for non-speculative, execute-ahead, in-order cores

著者 (6件)： Tran Kim-Anh (Uppsala University, Sweden) ,  Jimborean Alexandra (Uppsala University, Sweden) ,  Carlson Trevor E. (National University of Singapore, Singapore) ,  Koukos Konstantinos (Uppsala University, Sweden) ,  Sjaelander Magnus (NTNU, Norway) ,  Kaxiras Stefanos (Uppsala University, Sweden)
資料名： ACM Proceedings  (ACM Proceedings)
号： PLDI 2018  ページ： 328-343  発行年： 2018年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： エネルギー効率に対する要求の増加は,新しいハードウェアを制約する。これらの新しいハードウェア傾向は,既存のソフトウェア最適化技術を再考するコード生成と力における確立された仮定に挑戦する。性能および高いエネルギー効率の両方を達成するために,方法コンパイラのクロスレイヤ再設計および基礎となるマイクロアーキテクチャを構築し,相互作用させた。本論文では,ソフトウェアハードウェア共設計を通して,主要な性能ボトルネックの1つ,すなわち,ラストレベルキャッシュミスを取り上げた。提案手法は,メモリ待ち時間を隠し,ソフトウェア(SWOOP)における非特異,実行アヘッドパラダイムを組織化することにより,メモリと命令レベル並列性の増加を達成することができる。順序外(OoO)アーキテクチャは,命令を動的に順序付けすることによって記憶待ち時間を隠すことを試みるが,それらは高価で,パワーハンガリー,推測的機構を通してそうであった。ソフトウェアにこの複雑性をシフトさせ,VLIW,ソフトウェアパイプライン,モジュロスケジューリング,分離アクセス実行,およびソフトウェアプリフェッチから継承された編集技術を構築した。従来手法とは対照的に,効率に有害であるソフトウェアまたはハードウェア推測に依存しない。SWOOPコンパイラは軽量アーキテクチャサポートで強化され,従って,高度に複雑な制御フローと間接メモリアクセスを含むアプリケーションを変換できる。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 記憶装置 ,  相互作用 ,  コンパイラ ,  スケジューリング ,  最適化手法 ,  応用プログラム ,  *ハードウェア ,  *ソフトウェア ,  待ち時間 ,  計算機アーキテクチャ ,  パイプライン処理
準シソーラス用語： VLIWアーキテクチャ ,  キャッシュミス ,  プリフェッチ ,  マイクロアーキテクチャ ,  メモリアクセス , 【Automatic Indexing@JST】

著者キーワード (3件)： コンパイラ ,  ハードウェア-ソフトウエア共設計 ,  記憶レベル並列性

分類 (2件)： ディジタル計算機方式一般  (JC02010O) ,  オペレーティングシステム  (JD03020J)

タイトルに関連する用語 (4件)： 彫刻 ,  ソフトウェア ,  ハードウェア ,  設計