文献

J-GLOBAL ID：202002278862756876   整理番号：20A1796060

合成可能,並列およびパイプラインアーキテクチャによる自動加速器生成および最適化【JST・京大機械翻訳】

Automated accelerator generation and optimization with composable, parallel and pipeline architecture

著者 (4件)： Cong Jason (University of California) ,  Wei Peng (University of California) ,  Yu Cody Hao (University of California and Falcon Computing Solutions, Inc.) ,  Zhang Peng (Falcon Computing Solutions, Inc.)
資料名： ACM Proceedings  (ACM Proceedings)
号： DAC ’18  ページ： 1-6  発行年： 2018年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CPU-FPGA不均一アーキテクチャは,今日のデータセンタにおける計算能力とエネルギー効率を前進させるための多くの作業負荷の柔軟な加速を特徴とする。しかし,この利点は,FPGAの貧弱なプログラム可能性によって,しばしば過剰遮蔽される。高レベル合成(HLS)における最近の進歩は,FPGAプログラム可能性を著しく改善するが,まだ,大きな設計空間で最適設計構成を同定する課題に直面している。本論文では,設計空間を大幅に低減するためのアクセラレータ設計テンプレートとして,コンパイラブル,並列およびパイプライン(CPP)マイクロアーキテクチャを提案した。また,性能-資源トレードオフを捕捉するためにCPP解析モデルを導入することによって,効率的,解析的ベース設計空間探査を達成した。さらに,全加速器生成プロセスを自動化するためのAutoAccelフレームワークを開発した。著者らの実験は,AutoAccel生成加速器が,広いクラスの計算カーネルに対して平均72xの対応するソフトウェア実装より優れていることを示した。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *加速器 ,  *最適化 ,  自動化 ,  コンパイラ ,  最適設計 ,  データセンタ ,  パイプライン演算 ,  ソフトウェア ,  *計算機アーキテクチャ ,  パイプライン処理 ,  FPGA ,  エネルギー効率 ,  解析モデル
準シソーラス用語： マイクロアーキテクチャ ,  設計空間 ,  アクセラレータ ,  *パイプラインアーキテクチャ , 【Automatic Indexing@JST】

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (3件)： パイプラインアーキテクチャ ,  加速器 ,  最適化