文献

J-GLOBAL ID：202002281740861657   整理番号：20A1868156

データ保持能力を有する低待機電力CMOS遅延フリップフロップ【JST・京大機械翻訳】

Low standby power CMOS delay flip-flop with data retention capability

著者 (2件)： Kobayashi Nobuaki (Nihon University, Narashinodai, Funabashi-shi, Chiba, Japan) ,  Enomoto Tadayoshi (Chuo University, Kasuga, Bunkyo-ku, Tokyo, Japan)
資料名： ACM Proceedings  (ACM Proceedings)
号： ASPDAC ’19  ページ： 21-22  発行年： 2019年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 著者らは,自己制御可能電圧レベル(SVL)回路と呼ぶ新しい回路を開発し,一方,データを保持しながら,低待機電力散逸(P_st)だけでなく,単一電源,90nm CMOS遅延フリップフロップ(D-FF)において,動作モードと待機モードの間で著しく迅速にスイッチする。開発したD-FFのP_stは1.0Vの供給電圧(V_dd)で従来のD-FFの37.71nW/ビットの14.81%である5.585nW/ビットである。開発したD-FFの静的ノイズマージンは0.2576Vであり,従来のD-FFのそれは0.3576V(V_dd1.0V)であった。SVL回路のSi面積オーバヘッドは従来のD-FFの11.62%である。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： ケイ素 ,  *双安定回路 ,  運転モード ,  *CMOS
準シソーラス用語： 供給電圧 ,  *待機電力 ,  オーバヘッド , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 保持能力 ,  待機電力 ,  CMOS ,  遅延 ,  フリップフロップ