文献

J-GLOBAL ID：202002283084398300   整理番号：20A1122883

電荷共有技術を用いた高速,低電力,低オフセット完全差動二重尾部動的コンパレータ【JST・京大機械翻訳】

High-speed, low-power and low-offset fully differential double-tail dynamic comparator using charge sharing technique

著者 (2件)： Chaudhary Sanchita (Department of ECE, Thapar Institute of Engineering and Technology, Patiala, Punjab, India) ,  Pandey Rishikesh (Department of ECE, Thapar Institute of Engineering and Technology, Patiala, Punjab, India)
資料名： Sadhana  (Sadhana)
巻： 45  号： 1  ページ： 103  発行年： 2020年 
JST資料番号： A1011A  ISSN： 0256-2499  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 低電圧/低電力および高速アナログ-ディジタル変換器の要求を満たすために,新しい完全差動二重尾部動的コンパレータを提案した。電力消費を低減し,比較プロセスをスピードアップするために,提案した動的コンパレータのラッチステージにおいて,電荷共有技術を用いた。さらに,差動ペアと二重テール動的コンパレータトポロジーを組み合わせてオフセット電圧を最小化した。提案した動的コンパレータは,0.219nsの最悪の事例遅延,156.3μWの電力消費,および7.65mVの1σ偏差を有する0.184mVのオフセット電圧を有した。提案した動的コンパレータを,Cadence仮想アナログ設計環境を用いて,±0.75Vの供給電圧で,0.18μm CMOS技術においてシミュレーションした。Copyright Indian Academy of Sciences 2020 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 電力消費 ,  *コンパレータ ,  AD変換器 ,  CMOS
準シソーラス用語： オフセット電圧 ,  供給電圧 ,  低電圧 ,  *低電力化 ,  *電荷共有 , 【Automatic Indexing@JST】

著者キーワード (5件)： CMOS ,  動的コンパレータ ,  低電力 ,  低オフセット ,  高速化

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (6件)： 電荷共有 ,  低電力 ,  オフセット ,  差動 ,  尾部 ,  コンパレータ