文献

J-GLOBAL ID：202002283696065574   整理番号：20A2281595

UVMベースのコントローラエリアネットワーク検証IP(VIP)【JST・京大機械翻訳】

UVM based Controller Area Network Verification IP (VIP)

著者 (3件)： Goel Abhinav (Amrita Vishwa Vidyapeetham,Department of Electronics and Communication Engineering,India) ,  Sundari B. Bala Tripura (Amrita Vishwa Vidyapeetham,Department of Electronics and Communication Engineering,India) ,  Mathew Sujith (Ignitarium Technology Solutions Pvt. Ltd,Bangalore,India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ICOSEC  ページ： 645-652  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： チップ(SOC)設計に関するシステムの複雑性が日々増加しているので,検証は達成するための複雑なタスクになっている。SOC設計は,様々な知的特性コア(IP)から成る。多くのIPを確かめるため,複雑なテストベンチを開発し,達成の容易なタスクではない。そこで,検証を容易化するために,検証知的財産コア(VIP)を開発した。本論文では,コントローラエリアネットワーク(CAN)VIPの設計を提案した。このVIPは,システムVerilogベースのユニバーサル検証方法論(UVM)を用いて開発された。このVIPの試験環境を,適切な試験事例を実行することによって検証する。カバレッジは,CANプロトコルの機能仕様がカバーされているかどうかを確認するために,テストケースに基づいて収集した。このVIPをCadence Xceliumツールを用いてシミュレートし,提案した方法の有効性を確認した。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *有効性
準シソーラス用語： 知的財産 ,  Verilog ,  テストベンチ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： コントローラエリアネットワーク ,  検証 ,  IP ,  VIP