文献

J-GLOBAL ID：202002287048015037   整理番号：20A1956332

緩和した変動性を持つ低温電流ステアリングDAC【JST・京大機械翻訳】

Cryogenic Current Steering DAC With Mitigated Variability

著者 (7件)： Zurita Marcos E. P. V. (Universite ́ Grenoble Alpes, CEA LETI, Grenoble, France) ,  Le Guevel Loick (Universite ́ Grenoble Alpes, CEA LETI, Grenoble, France) ,  Billiot Gerard (Universite ́ Grenoble Alpes, CEA LETI, Grenoble, France) ,  Morel Adrien (Universite ́ Grenoble Alpes, CEA LETI, Grenoble, France) ,  Jehl Xavier (Universite ́ Grenoble Alpes, CEA IRIG/PHELIQS, GrenobleFrance) ,  Jansen Aloysius G. M. (Universite ́ Grenoble Alpes, CEA IRIG/PHELIQS, GrenobleFrance) ,  Pillonnet Gael (Universite ́ Grenoble Alpes, CEA LETI, Grenoble, France)
資料名： IEEE Solid-State Circuits Letters  (IEEE Solid-State Circuits Letters)
巻： 3  ページ： 254-257  発行年： 2020年 
JST資料番号： W3688A  ISSN： 2573-9603  CODEN： ISCLCN  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： このレターは,将来の量子コンピュータの極低温フロントエンドのための8b差動電流ステアリングディジタルツーアナログ変換器(DAC)を提示する。最近発表されたCMOS技術の特性評価は,極低温でのトランジスタ整合特性の劣化を明らかにした。4.2KでのFDSOI技術における電流ミスマッチの予備研究は,255電流源ユニットセルの適切なサイジングを可能にし,非線形性を緩和し,静的DAC性能を最適化する。本研究に基づいて,著者らは,目標非線形性,すなわち,DNL=0.64LSBのための7.3μWを維持しながら,電力消費を最小にした。6.6mV出力範囲と26μV電圧ステップで,著者らのDACは,期待される100-MS/sオンチップ出力駆動でSiベース量子ビットマトリックスをバイアスする微細粒の予見要求と互換性がある。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 最適化 ,  *低温 ,  電圧 ,  *電流 ,  トランジスタ ,  互換性 ,  ケイ素 ,  電力消費 ,  サイジング ,  極低温 ,  量子コンピュータ
準シソーラス用語： オンチップ ,  電流源 ,  *電流ステアリング ,  量子ビット , 【Automatic Indexing@JST】

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (5件)： 緩和 ,  変動性 ,  低温 ,  電流ステアリング ,  DAC