文献

J-GLOBAL ID：202002287184047460   整理番号：20A1707170

Intel MICアーキテクチャに基づくVaR計算の並列モンテカルロシミュレーション【JST・京大機械翻訳】

Parallel Monte Carlo Simulation of VaR Calculation Based on Intel MIC Architecture

著者 (3件)： Wen Tiansheng (Northwest A&F University,College of Information Engineering,Yangling,China) ,  Mao Rui (Northwest A&F University,College of Information Engineering,Yangling,China) ,  Tan Cheng (Northwest A&F University,College of Information Engineering,Yangling,China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ICBDIE  ページ： 470-473  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 財政的リスク管理に関する研究に関して,価値-at-Risk(VaR)は,金融リスク管理への標準アプローチとして広く受け入れられてきた。VaRを計算するのに適用可能な様々な方法があり,その中で,モンテカルロシミュレーションがVaR計算を扱うのに最も有効なものと見なされる。それにもかかわらず,モンテカルロシミュレーション法の計算精度は,シミュレーションのスケールによって影響される傾向がある。シミュレーションのスケールが増加するにつれて,計算精度は改善した。しかし,時間費用は,継続ベースで増加する。したがって,モンテカルロシミュレーション法が実際に適用されるのは難しい。この問題を解決するために,Intel MICアーキテクチャに基づく並列モンテカルロシミュレーション計算法を,VaRを計算するために本論文で提案した。シミュレーションプロセスは,時間におけるシミュレーションタスクのグループから成る。各シミュレーションタスク間のデータ依存性の欠如により,優れた並列性が可能である。本論文では,OpenMPプログラミングモデルを適用して,実行のための異なるスレッドに各シミュレーションタスクを割り当てた。次に,CPU逐次実行方式,MICオフロードモードに基づく方式,およびMIC固有モードに基づく方式の間で比較を行った。比較結果によって,MIC固有モードに基づく解法は,MICオフロードモードに基づく解法より優れていた。シミュレーションの回数が50,000に達するとき,MIC固有モードにおける並列アルゴリズムはCPU逐次計算と比較して93.2倍の最大スピードアップを達成して,それは実用的応用に適したVaR計算のモンテカルロシミュレーションをすることができた。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *シミュレーション ,  リスク管理 ,  高速化 ,  *計算機アーキテクチャ ,  並列アルゴリズム ,  スレッド ,  固有モード
準シソーラス用語： *モンテカルロシミュレーション ,  計算精度 ,  OpenMP ,  プログラミングモデル ,  データ依存性 ,  金融リスク , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： MIC ,  アーキテクチャ ,  計算 ,  モンテカルロシミュレーション