400Gbit/s応用のためのシリコンフォトニクス技術【JST・京大機械翻訳】

Boeuf F.; Monfray S.; Jan S.; Deglise C.; Manouvrier J. R.; Durand C.; Simbula A.; Goguet D.; Bar P.; Ristoiu D.; Leverd F.; Fincato A.; Babaud L.; Daverio A.; Binda M.; Bazzotti A.; Canciamilla A.; Ramini L.; Traldi M.; Gambini P.; Maggi L.; Carpentier J. F.; Le Maitre P.; Shaw M.; Cremer S.; Vulliet N.; Baudot C.

文献

J-GLOBAL ID：202002289350625054 整理番号：20A0819041

400Gbit/s応用のためのシリコンフォトニクス技術【JST・京大機械翻訳】

A Silicon Photonics Technology for 400 Gbit/s Applications

出版者サイト複写サービスで全文入手 {{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=20A0819041&COPY=1") }}
高度な検索・分析はJDreamⅢで {{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=20A0819041&from=J-GLOBAL&jstjournalNo=W2441A") }}

著者 (27件)： , , , , , , , , , , , , , , , , , , , , , , , , , ,
資料名：
巻： 2019 号： IEDM ページ： 33.1.1-33.1.4 発行年： 2019年
JST資料番号： W2441A 資料種別：会議録 (C)
記事区分：原著論文発行国：アメリカ合衆国 (USA) 言語：英語 (EN)

車線当たり100Gbit/s(53Gbaud-PAM4)で動作するシリコンフォトニクスプラットフォームを実証した。400G-DR43D試験チップへの60GHz高周波光ダイオードと効率的高位相変調器の集積を示した。400G-FR4への拡張は,広帯域ファイバをチップ光結合と偏光管理に可能にするSiN層の導入によって扱われる。Copyright 2020 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

, , ,
, , , 【Automatic Indexing@JST】

図形・画像処理一般

前のページに戻る