文献

J-GLOBAL ID：202002289694670417   整理番号：20A2699733

DE10ナノボードに基づくエレベータ制御システムの設計【JST・京大機械翻訳】

Design of elevator control system based on DE10-Nano board

著者 (5件)： Tao Yunxuan (School of Electrical and Electronic Engineering,Wuhan Polytechnic University, Wuhan 430048, China) ,  Xie Yan (School of Electrical and Electronic Engineering,Wuhan Polytechnic University, Wuhan 430048, China) ,  Zhang Xiangwu (School of Electrical and Electronic Engineering,Wuhan Polytechnic University, Wuhan 430048, China) ,  Zou Qingrui (School of Electrical and Electronic Engineering,Wuhan Polytechnic University, Wuhan 430048, China) ,  Yang Wenzhou (School of Electrical and Electronic Engineering,Wuhan Polytechnic University, Wuhan 430048, China)
資料名： Journal of Physics: Conference Series  (Journal of Physics: Conference Series)
巻： 1639  号： 1  ページ： 012059 (6pp)  発行年： 2020年 
JST資料番号： W5565A  ISSN： 1742-6588  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 今日の社会では,エレベータは人々の生産と生活において不可欠なツールとなっている。ディジタル回路制御システムにおけるFPGAの明白な利点のために,FPGAに基づく制御は,エレベータの最も広く使われている制御方式のひとつになった。DE10-Nanoボードは,チップ(SoC)FPGA上のIntelシステムに基づく強力なハードウェア設計プラットフォームを提供して,それはエレベータ制御機能を柔軟かつ簡便に完了することができた。本論文では,DE10-Nanoボードに基づいて,エレベータ制御システムの機能解析と設計を完了し,制御システム機能の有効性を,時系列シミュレーションを通して検証した。Please refer to the publisher for the copyright holders. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： シミュレーション ,  制御系 ,  *エレベータ ,  制御方式 ,  機能分析 ,  ハードウェア設計 ,  有効性 ,  FPGA ,  ディジタル回路
準シソーラス用語： システムオンチップ ,  *エレベータ制御 , 【Automatic Indexing@JST】

分類 (5件)： 制御方式  (JC02030K) ,  計算機システム開発  (JD02010R) ,  核融合装置  (BJ02083Z) ,  プリント回路  (NA05040O) ,  システム設計・解析  (IA02030D)

タイトルに関連する用語 (3件)： ボード ,  エレベータ制御システム ,  設計