文献

J-GLOBAL ID：202002290351227748   整理番号：20A1862111

メモリ内データ並列プロセッサ【JST・京大機械翻訳】

In-Memory Data Parallel Processor

著者 (3件)： Fujiki Daichi (University of Michigan, Ann Arbor, MI, USA) ,  Mahlke Scott (University of Michigan, Ann Arbor, MI, USA) ,  Das Reetuparna (University of Michigan, Ann Arbor, MI, USA)
資料名： ACM Proceedings  (ACM Proceedings)
号： ASPLOS ’18  ページ： 1-14  発行年： 2018年 
JST資料番号： D0698C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： Non-Volatile Memory(NVMs)における最近の発展は,メモリ内コンピューティングのための新しい水平を開いた。計算NVMによって提供される有意な性能利得にもかかわらず,以前の研究は,記憶アレイへの特殊化カーネルの手動マッピングに依存し,より一般的な作業負荷の実行を実行不可能にしている。プログラマブルメモリプロセッサアーキテクチャとデータ並列プログラミングフレームワークを提案することによりこの問題と戦う。提案したメモリ内プロセッサの効率は,2つのソースから来る:大規模並列化とデータ移動の縮小。コンパクトな命令セットはメモリアレイのための一般化計算能力を提供する。提案したプログラミングフレームワークは,データフローとベクトル処理の概念を結合することによって,ハードウェアにおける根底にある並列性を活用することを追求する。メモリ内プログラミングを容易にするために,著者らは,TensorFlow入力を取り入れ,著者らのメモリプロセッサのためのコードを生成する編集フレームワークを開発した。著者らの結果は,RodiniaベンチマークのセットのためのサーバクラスGPU上のParsecと763x高速化からのアプリケーションのセットのためのマルチコアCPUサーバ上の7.5x高速化を実証した。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *記憶装置 ,  応用プログラム ,  ハードウェア ,  利得 ,  *演算プロセッサ ,  ベンチマーク ,  命令セット ,  計算機アーキテクチャ
準シソーラス用語： *データ並列 ,  並列プログラミング ,  ベクトル処理 ,  マルチコアプロセッサ ,  データフロー ,  *並列プロセッサ ,  プロセッサアーキテクチャ , 【Automatic Indexing@JST】

著者キーワード (5件)： 編集支援 ,  データ並列実行 ,  メモリ内コンピューティング ,  リラム ,  空間アーキテクチャ

分類 (2件)： 制御方式  (JC02030K) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (1件)： 並列プロセッサ