特許

J-GLOBAL ID：202003000409935030

ボルテージフォロア回路

発明者： 植田 昇広
出願人/特許権者： 株式会社東芝 ,  東芝デバイス&ストレージ株式会社
代理人 (1件)： 特許業務法人イトーシン国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-171666
公開番号（公開出願番号）：特開2020-043542
出願日： 2018年09月13日
公開日（公表日）： 2020年03月19日
要約：

【課題】入力電圧と出力電圧に差が生じたときに、高いスルーレートで、出力電圧を出力可能なボルテージフォロア回路を提供する。【解決手段】実施形態によれば、ボルテージフォロア回路1は、経路PT1、PT2を有し、経路PT1は、nMOSトランジスタND1と、pMOSトランジスタPD1を含み、経路PT2は、ドnMOSトランジスタND2と、pMOSトランジスタPD2を含み、nMOSトランジスタND1のゲートには、入力電圧VREFが供給され、nMOSトランジスタND2のゲートには、出力電圧VREGが供給され、pMOSトランジスタPD1のゲートには、出力電圧VREGよりも低い電圧VREGdが供給され、pMOSトランジスタPD2のゲートには、入力電圧VREFよりも低い電圧VREFdが供給される。【選択図】図1

請求項（抜粋）：

第1の差動電流の第1の経路と第2の差動電流の第2の経路を有し、 前記第1の経路は、ドレインが所定の電位に接続され、ゲートに入力電圧が供給される第1のnMOSトランジスタと、ドレインが前記所定の電位よりも低い電位に接続された第1のpMOSトランジスタを含み、 前記第2の経路は、ドレインが前記所定の電位に接続され、ゲートに出力電圧が供給される第2のnMOSトランジスタと、ドレインが前記所定の電位よりも低い電位に接続された第2のpMOSトランジスタを含み、 前記第1のpMOSトランジスタのゲートには、前記出力電圧よりも低い第1の電圧が供給され、 前記第2のpMOSトランジスタのゲートには、前記入力電圧よりも低い第2の電圧が供給される、 ボルテージフォロア回路。

IPC (2件)：

H03F 3/50 ,  H03F 3/34

FI (2件)：

H03F3/50 ,  H03F3/34

Fターム (13件)：

5J500AA01 ,  5J500AA11 ,  5J500AC65 ,  5J500AF10 ,  5J500AH10 ,  5J500AH17 ,  5J500AH29 ,  5J500AK02 ,  5J500AK05 ,  5J500AK09 ,  5J500AM05 ,  5J500AM08 ,  5J500AT01