特許

J-GLOBAL ID：202003003972086293

マイクロコンピュータ

発明者： 藤田 洋平
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 名古屋国際特許業務法人
公報種別：公開公報
出願番号（国際出願番号）：特願2018-180326
公開番号（公開出願番号）：特開2020-052181
出願日： 2018年09月26日
公開日（公表日）： 2020年04月02日
要約：

【課題】データの不正取得を抑制するとともに、データの書き込みと読み込みの処理時間を短縮する。【解決手段】マイコン1は、フラッシュメモリ3と、フラッシュコントローラ6と、CPU2とを備える。フラッシュメモリ3は、記憶内容の書き換えが可能な不揮発性メモリであり、且つ、記憶された複数の記憶データのそれぞれに対して、ブランク状態であるか否かを、データ値ではない情報である非値情報として設定して記憶可能に構成される。フラッシュコントローラ6は、フラッシュメモリ3に記憶された複数の記憶データのそれぞれについて、記憶データに設定されている非値情報を特定する。CPU2は、特定された複数の非値情報のそれぞれについて、非値情報が「ブランク状態」である場合には「0」に変換し、非値情報が「ブランク状態」でない場合には「1」に変換する。【選択図】図1

請求項（抜粋）：

記憶内容の書き換えが可能な不揮発性メモリであり、且つ、記憶された複数の記憶データのそれぞれに対して、データ値ではない情報である非値情報を設定して記憶可能に構成されたデータ記憶部(3)と、 前記データ記憶部に記憶された複数の前記記憶データのそれぞれについて、前記記憶データに設定されている前記非値情報を特定するように構成された特定部(6)と、 前記特定部により特定された複数の前記非値情報のそれぞれについて、前記非値情報を、前記非値情報に応じて予め設定された変換値に変換するように構成された変換部(S250〜S270)と を備えるマイクロコンピュータ(1)。

IPC (1件)：

G09C 1/02

FI (1件)：

G09C1/02

Fターム (6件)：

5J104AA01 ,  5J104AA18 ,  5J104JA03 ,  5J104NA10 ,  5J104NA20 ,  5J104NA27