特許

J-GLOBAL ID：202003003974375888

多層基板および電気素子

発明者： 佐藤 貴子
出願人/特許権者： 株式会社村田製作所
代理人 (1件)： 特許業務法人 楓国際特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2018046079
公開番号（公開出願番号）：WO2019-159521
出願日： 2018年12月14日
公開日（公表日）： 2019年08月22日
要約：

多層基板(101)は、複数の絶縁基材層(11,12,13)を積層して形成される積層体(10)と、複数の絶縁基材層(11,12,13)に形成される複数の導体パターン(信号導体(31,32)、グランド導体(41,42,43)等)と、を備える。積層体(10)は第1面(S1)を有し、複数の導体パターンは実装用電極(EP11,EP12,EP21)を含む。実装用電極(EP11)は第1開口(H11)を有し、実装用電極(EP12)は第1開口(H12)を有する。第1開口(H11,H12)は、実装面の平面視で(Z軸方向から視て)、実装用電極(EP11,EP12)のうち実装部品を実装したときに実装部品に重なる実装領域(M11,M12)と、実装部品に重ならない非実装領域(NM11,NM12)と、に亘って形成される。

請求項（抜粋）：

複数の絶縁基材層を積層して形成され、実装面を有する積層体と、 前記実装面に形成される実装用電極を含み、前記複数の絶縁基材層に形成される導体パターンと、 を備え、 前記実装用電極は第1開口を有し、 前記第1開口は、前記実装面の平面視で、前記実装用電極のうち実装部品を実装したときに前記実装部品に重なる実装領域と、前記実装部品に重ならない非実装領域と、に亘って形成される、多層基板。

IPC (4件)：

H05K 3/34 ,  H05K 1/02 ,  H05K 3/46 ,  H05K 3/00

FI (4件)：

H05K3/34 501D ,  H05K1/02 B ,  H05K3/46 Q ,  H05K3/00 X

Fターム (54件)：

5E316AA02 ,  5E316AA15 ,  5E316AA17 ,  5E316AA35 ,  5E316AA43 ,  5E316BB02 ,  5E316BB04 ,  5E316BB11 ,  5E316BB16 ,  5E316CC04 ,  5E316CC09 ,  5E316CC12 ,  5E316CC18 ,  5E316CC32 ,  5E316DD12 ,  5E316DD32 ,  5E316DD44 ,  5E316EE08 ,  5E316FF04 ,  5E316FF18 ,  5E316GG15 ,  5E316GG17 ,  5E316GG18 ,  5E316GG28 ,  5E316HH33 ,  5E316JJ02 ,  5E316JJ03 ,  5E316JJ04 ,  5E316JJ11 ,  5E319AA03 ,  5E319AB06 ,  5E319AB10 ,  5E319AC02 ,  5E319AC04 ,  5E319AC12 ,  5E319CC22 ,  5E319GG03 ,  5E319GG15 ,  5E338AA03 ,  5E338AA16 ,  5E338AA18 ,  5E338BB13 ,  5E338BB19 ,  5E338BB25 ,  5E338BB51 ,  5E338BB75 ,  5E338CC02 ,  5E338CC06 ,  5E338CD02 ,  5E338CD13 ,  5E338CD23 ,  5E338EE11 ,  5E338EE33 ,  5E338EE51