特許

J-GLOBAL ID：202003004779116440

半導体装置の製造方法、基板処理装置およびプログラム

発明者： 佐野 敦 ,  中谷 公彦 ,  松岡 樹 ,  亀田 賢治 ,  島本 聡
出願人/特許権者： 株式会社KOKUSAI ELECTRIC
代理人 (2件)： 福岡 昌浩 ,  阿仁屋 節雄
公報種別：再公表公報
出願番号（国際出願番号）：JP2018018354
公開番号（公開出願番号）：WO2019-012797
出願日： 2018年05月11日
公開日（公表日）： 2019年01月17日
要約：

基板に対して1分子中に少なくとも2つのSi-N結合と少なくとも1つのSi-C結合とを含む第1原料を供給する工程と、基板に対して窒素および水素を含む第2原料を供給する工程と、を含むセットを所定回数行うことで、シリコン、炭素および窒素を含む第1層を形成する工程と、基板に対して酸化剤を供給することで、第1層を酸化させて第2層を形成する工程と、を含むサイクルを所定回数行うことで、基板上に、シリコン、酸素、炭素および窒素を含む膜を形成する。

請求項（抜粋）：

基板に対して1分子中に少なくとも2つのSi-N結合と少なくとも1つのSi-C結合とを含む第1原料を供給する工程と、前記基板に対して窒素および水素を含む第2原料を供給する工程と、を含むセットを所定回数行うことで、シリコン、炭素および窒素を含む第1層を形成する工程と、 前記基板に対して酸化剤を供給することで、前記第1層を酸化させて第2層を形成する工程と、 を含むサイクルを所定回数行うことで、前記基板上に、シリコン、酸素、炭素および窒素を含む膜を形成する工程を有する半導体装置の製造方法。

IPC (4件)：

H01L 21/316 ,  H01L 21/31 ,  H01L 21/318 ,  C23C 16/42

FI (5件)：

H01L21/316 X ,  H01L21/31 B ,  H01L21/318 B ,  H01L21/318 C ,  C23C16/42

Fターム (47件)：

4K030AA09 ,  4K030AA13 ,  4K030AA14 ,  4K030AA18 ,  4K030BA29 ,  4K030BA35 ,  4K030CA04 ,  4K030CA12 ,  4K030DA09 ,  4K030EA01 ,  4K030FA10 ,  4K030HA03 ,  4K030JA10 ,  4K030KA41 ,  5F045AA15 ,  5F045AB34 ,  5F045AB40 ,  5F045AC08 ,  5F045AC11 ,  5F045AC12 ,  5F045AC15 ,  5F045AC16 ,  5F045AC17 ,  5F045AD10 ,  5F045AD11 ,  5F045AD12 ,  5F045AE19 ,  5F045AE21 ,  5F045AE23 ,  5F045BB04 ,  5F045DP19 ,  5F045DP28 ,  5F045DQ05 ,  5F045EE19 ,  5F045EF03 ,  5F045EF09 ,  5F045EK06 ,  5F045EM10 ,  5F045HA16 ,  5F058BA20 ,  5F058BC12 ,  5F058BF04 ,  5F058BF27 ,  5F058BF29 ,  5F058BF30 ,  5F058BF37 ,  5F058BH04