特許
J-GLOBAL ID:202003007101134090
半導体装置
発明者:
出願人/特許権者:
代理人 (3件):
中島 淳
, 加藤 和詳
, 福田 浩志
公報種別:公開公報
出願番号(国際出願番号):特願2018-135261
公開番号(公開出願番号):特開2020-013900
出願日: 2018年07月18日
公開日(公表日): 2020年01月23日
要約:
【課題】保護素子の耐圧を簡易に向上させることができる半導体装置を提供する。【解決手段】半導体装置1は、保護素子と、素子分離領域3と、第1接続手段50とを備えている。保護素子は、導電性を有する支持基板20上に絶縁層21を介在して活性層22が形成された基板2の活性層22に配設され、アノード領域とカソード領域とのダイオードDを含んで構成されている。素子分離領域3は、トレンチ30と、絶縁体31と、導電体32とを有する。トレンチ30は、ダイオードDの周囲を取り囲み活性層22の表面から絶縁層21に至る。絶縁体31はトレンチ30側壁に配設されている。導電体32はトレンチ30内部に絶縁体31を介して埋設されている。そして、第1接続手段50はダイオードDのカソード領域と素子分離領域3の導電体32とを電気的に接続している。【選択図】図1
請求項(抜粋):
導電性を有する支持基板上に絶縁層を介在して活性層が形成された基板の前記活性層に配設され、アノード領域とカソード領域とのpn接合ダイオードを含んで構成される保護素子と、
前記pn接合ダイオードの周囲を取り囲み前記活性層の表面から前記絶縁層に至るトレンチと、当該トレンチ側壁に配設された絶縁体と、前記トレンチ内部に前記絶縁体を介して埋設された導電体とを含んで構成される素子分離領域と、
前記カソード領域と前記導電体とを電気的に接続する第1接続手段と、
を備えた半導体装置。
IPC (7件):
H01L 21/822
, H01L 27/04
, H01L 27/06
, H01L 29/861
, H01L 29/868
, H01L 29/06
, H01L 27/088
FI (5件):
H01L27/04 H
, H01L27/06 311B
, H01L29/91 D
, H01L29/06 301F
, H01L27/088 331E
Fターム (35件):
5F038AC03
, 5F038AC05
, 5F038AR01
, 5F038BE07
, 5F038BH05
, 5F038BH13
, 5F038CD13
, 5F038CD18
, 5F038EZ06
, 5F038EZ12
, 5F038EZ13
, 5F038EZ14
, 5F038EZ15
, 5F038EZ16
, 5F038EZ20
, 5F048AA02
, 5F048AC03
, 5F048AC07
, 5F048AC10
, 5F048BA16
, 5F048BB05
, 5F048BB08
, 5F048BB09
, 5F048BB11
, 5F048BB12
, 5F048BE09
, 5F048BF02
, 5F048BF07
, 5F048BF11
, 5F048BF12
, 5F048BF16
, 5F048BF18
, 5F048BG14
, 5F048CC06
, 5F048CC13
前のページに戻る