特許
J-GLOBAL ID：202003007550466870
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (3件)：
中島 淳
, 加藤 和詳
, 福田 浩志
公報種別：公開公報
出願番号（国際出願番号）：特願2018-184043
公開番号（公開出願番号）：特開2020-052913
出願日： 2018年09月28日
公開日（公表日）： 2020年04月02日
要約：
【課題】イジングモデルの相互作用の要素を行列と見たときの特徴を利用することにより、相互作用の素子数を減少させ、チップ上のレイアウト面積の削減を図る。【解決手段】半導体装置を、各スピンの状態を格納するスピンブロックと、各スピンについての他のスピンとの相互作用であって、行列i,jで表現した場合にi≧j又はi≦jとなる相互作用を格納する半減相互作用ブロックと、スピンの状態と相互作用とに基づいてスピンの状態を計算し、スピンの状態を更新する計算ブロックと、計算対象となるスピンの各々について、スピンの状態とスピン間の相互作用とを読み出して、計算対象となるスピンの各々の状態を計算させ更新させる制御回路と、を含んで構成する。【選択図】図5
請求項（抜粋）：
各スピンの状態を、全スピン間の相互作用を用いて計算するイジングモデルを構成する半導体装置であって、
各スピンの状態を格納するスピンブロックと、
各スピンについての他のスピンとの相互作用であって、行列i,jで表現した場合にi≧j又はi≦jとなる相互作用を格納する半減相互作用ブロックと、
前記スピンの状態と前記相互作用とに基づいて前記スピンの状態を計算し、前記スピンの状態を更新する計算ブロックと、
計算対象となるスピンの各々について、前記スピンの状態とスピン間の前記相互作用とを読み出して、前記計算対象となるスピンの各々の状態を計算させ更新させる制御回路と、
を有する半導体装置。
IPC (2件)：
FI (3件)：
G06N99/00
, G06F7/38 510
, G06N99/00 180
出願人引用 (1件)
-
「最近接接続汎用イジングマシンの具体回路ブロック設計」
審査官引用 (1件)
-
「最近接接続汎用イジングマシンの具体回路ブロック設計」
前のページに戻る
