特許

J-GLOBAL ID：202003007839556487

SiC半導体装置

発明者： 中野 佑紀 ,  上野 真弥 ,  春山 沙和 ,  川上 泰宏 ,  中澤 成哉 ,  久津間 保徳
出願人/特許権者： ローム株式会社
代理人 (1件)： 特許業務法人あい特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2018-151453
特許番号：特許第6630411号
出願日： 2018年08月10日
要約：

【課題】半導体組立装置におけるピックアップエラーを抑制できるSiC半導体装置を提供する。 【解決手段】SiC半導体装置1は、六方晶からなるSiC単結晶を含み、SiC単結晶のc面に面し、c面に対して傾斜したオフ角θを有する素子形成面としての第1主面3、第1主面3の反対側の第2主面4、および、SiC単結晶のa面に面し、第1主面3の法線を0°とした時、法線に対してオフ角θ未満の角度θaを有する側面5A,5Cを有するSiC半導体層2を含む。 【選択図】図3

請求項（抜粋）：

【請求項1】 六方晶からなるSiC単結晶を含み、前記SiC単結晶のc面に対してa軸方向に傾斜したオフ角を有する素子形成面としての第1主面、前記第1主面の反対側の第2主面、および、前記SiC単結晶のa面に面し、前記第1主面の法線を0°とした時、前記法線に対して前記オフ角未満の角度を有する劈開面からなる側面を有するSiC半導体層であって、前記第2主面および前記側面の一部を形成するSiC半導体基板、ならびに、前記第1主面および前記側面の一部を形成するSiCエピタキシャル層を含む積層構造を有するSiC半導体層と、 前記側面において前記SiCエピタキシャル層から前記第2主面側に間隔を空けて前記SiC半導体基板からなる部分に厚さ方向に間隔を空けて形成され、前記SiC単結晶とは異なる性質に改質された複数の改質層と、を含む、SiC半導体装置。

IPC (13件)：

H01L 29/872 ( 200 6.01) ,  H01L 29/12 ( 200 6.01) ,  H01L 29/78 ( 200 6.01) ,  H01L 29/06 ( 200 6.01) ,  H01L 21/336 ( 200 6.01) ,  H01L 21/8234 ( 200 6.01) ,  H01L 27/06 ( 200 6.01) ,  H01L 29/861 ( 200 6.01) ,  H01L 29/868 ( 200 6.01) ,  H01L 29/47 ( 200 6.01) ,  B23K 26/53 ( 201 4.01) ,  C30B 29/36 ( 200 6.01) ,  H01L 21/301 ( 200 6.01)

FI (23件)：

H01L 29/86 301 Z ,  H01L 29/86 301 D ,  H01L 29/78 652 T ,  H01L 29/78 652 M ,  H01L 29/78 652 K ,  H01L 29/78 652 P ,  H01L 29/78 652 Q ,  H01L 29/78 652 H ,  H01L 29/78 652 J ,  H01L 29/78 652 D ,  H01L 29/78 653 A ,  H01L 29/78 657 A ,  H01L 29/78 658 G ,  H01L 29/78 652 S ,  H01L 29/78 652 F ,  H01L 27/06 102 A ,  H01L 29/91 F ,  H01L 29/78 658 Z ,  H01L 29/48 D ,  B23K 26/53 ,  C30B 29/36 A ,  H01L 21/78 B ,  H01L 21/78 V

引用特許：

審査官引用 (4件)

• 炭化珪素半導体装置
  公報種別：公開公報   出願番号：特願2015-146617   出願人：住友電気工業株式会社
• 光デバイスの加工方法
  公報種別：公開公報   出願番号：特願2014-096092   出願人：株式会社ディスコ
• ウエーハの加工方法
  公報種別：公開公報   出願番号：特願2015-160849   出願人：株式会社ディスコ
• レーザ加工方法
  公報種別：公開公報   出願番号：特願2011-005195   出願人：浜松ホトニクス株式会社