特許
J-GLOBAL ID：202003010253607385
半導体集積回路
発明者：
出願人/特許権者：
代理人 (3件)：
新居 広守
, 寺谷 英作
, 道坂 伸一
公報種別：再公表公報
出願番号（国際出願番号）：JP2018045448
公開番号（公開出願番号）：WO2019-142546
出願日： 2018年12月11日
公開日（公表日）： 2019年07月25日
要約：
第1のスレーブラッチを備える第1のフリップフロップ(1a)と、第2のスレーブラッチを備える第2のフリップフロップ(2a)と、第1のフリップフロップ(1a)と第2のフリップフロップ(2a)とに共通のクロック信号を供給するクロック生成回路(3)とを備え、第1のスレーブラッチは、第1のインバータ(I14)と、第1のインバータ(I14)からの出力信号を入力とする第1のフィードバックインバータ(I15)と、第1のインバータ(I14)の入力端子と第1のフィードバックインバータ(I15)の出力端子との間に接続された第1のスイッチ(S13)とを有し、第1のフィードバックインバータ(I15)の出力端子から第1のフリップフロップ(1a)の出力信号が出力される。
請求項（抜粋）：
第1の入力回路、前記第1の入力回路からの出力信号を入力とする第1のマスターラッチ、および前記第1のマスターラッチからの出力信号を入力とする第1のスレーブラッチを備える第1のフリップフロップと、
第2の入力回路、前記第2の入力回路からの出力信号を入力とする第2のマスターラッチ、および前記第2のマスターラッチからの出力信号を入力とする第2のスレーブラッチを備える第2のフリップフロップと、
前記第1のフリップフロップと前記第2のフリップフロップとに共通のクロック信号を供給するクロック生成回路とを備え、
前記第1のスレーブラッチは、第1のインバータと、前記第1のインバータからの出力信号を入力とする第1のフィードバックインバータと、前記第1のインバータの入力端子と前記第1のフィードバックインバータの出力端子との間に接続された第1のスイッチとを有し、
前記第1のフィードバックインバータの出力端子から前記第1のフリップフロップの出力信号が出力される、半導体集積回路。
IPC (3件)：
H03K 3/037
, H03K 3/356
, G01R 31/28
H03K3/037 B
, H03K3/3562
, G01R31/28 G
, G01R31/28 V
2G132AA01
, 2G132AB01
, 2G132AC14
, 2G132AD06
, 2G132AK24
, 2G132AL11
, 5J034AB05
, 5J034DB03
, 5J034DB04
, 5J043AA05
, 5J043AA09
, 5J043DD07
, 5J043HH05
, 5J043JJ08
