特許
J-GLOBAL ID：202003010349073080
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人前田特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2018006476
公開番号（公開出願番号）：WO2018-173615
出願日： 2018年02月22日
公開日（公表日）： 2018年09月27日
要約：
パワーゲーティングを採用した半導体集積回路において、制御入力信号(SLP)は、伝搬経路(11)を経て電源スイッチ(10)に伝搬され、伝搬経路(21)を経て電源スイッチ(20)に伝搬される。復帰判定回路(40)は、伝搬経路(11)の信号(SLP_H)と、伝搬経路(21)の信号(SLP_V)とを受け、制御出力信号(SLP_O)を生成する。復帰判定回路(40)は、制御入力信号(SLP)が復帰遷移を行うとき、信号(SLP_H,SLP_V)の復帰遷移の遅い方のタイミングに応じて、制御出力信号(SLP_O)に復帰遷移を行わせる。
請求項（抜粋）：
半導体集積回路であって、
第1方向に配置された1または複数の第1電源スイッチと、第2方向に配置された1または複数の第2電源スイッチとを備えた回路ブロックを備え、
前記回路ブロックは、
当該回路ブロックに与えられた、前記第1および第2電源スイッチをオン/オフ制御する電源制御信号である制御入力信号を、前記第1電源スイッチに伝搬させる第1伝搬経路と、
前記制御入力信号を、前記第2電源スイッチに伝搬させる第2伝搬経路と、
前記第1伝搬経路における遅延に応じて遅延した前記制御入力信号である第1信号と、前記第2伝搬経路における遅延に応じて遅延した前記制御入力信号である第2信号とを受け、当該回路ブロックから出力する前記電源制御信号である制御出力信号を生成する復帰判定回路とを備え、
前記復帰判定回路は、
前記制御入力信号が、前記第1および第2電源スイッチをオフからオンにする信号遷移である復帰遷移を行うとき、前記第1信号が前記復帰遷移を行うタイミング、および、前記第2信号が前記復帰遷移を行うタイミングのうち遅い方のタイミングに応じて、前記制御出力信号に前記復帰遷移を行わせる
ことを特徴とする半導体集積回路。
IPC (4件)：
G11C 7/10
, G11C 5/14
, G06F 12/00
, G06F 1/323
G11C7/10 100
, G11C5/14 370
, G06F12/00 550E
, G06F1/3234
5B011EB01
, 5B011MA07
, 5B011MB11
, 5B160MM18
