特許

J-GLOBAL ID：202003011050893249

半導体記憶装置

発明者： 松下 大介 ,  嘉義 唯 ,  藤島 達也 ,  宍戸 将之 ,  城戸 望 ,  梶野 智規 ,  久下 宣仁
出願人/特許権者： キオクシア株式会社
代理人 (1件)： 特許業務法人酒井国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-158694
公開番号（公開出願番号）：特開2020-035799
出願日： 2018年08月27日
公開日（公表日）： 2020年03月05日
要約：

【課題】書き込み特性を向上させること。【解決手段】実施形態の半導体記憶装置1は、基板上に絶縁層35と導電層25とが順に複数積層されてなる積層体Lmと、積層体Lmを貫通するように、積層体Lmの積層方向に延びるピラー51と、ピラー51の側面にピラー51側から積層される半導体層52、第1の絶縁層53、電荷蓄積層54、および第2の絶縁層55と、を備え、半導体層52の平均粒度が、ピラー51側で大きく第1の絶縁層53側で小さい。【選択図】図2

請求項（抜粋）：

基板上に絶縁層と導電層とが順に複数積層されてなる積層体と、 前記積層体を貫通するように、前記積層体の積層方向に延びるピラーと、 前記ピラーの側面に前記ピラー側から積層される半導体層、第1の絶縁層、電荷蓄積層、および第2の絶縁層と、を備え、 前記半導体層の平均粒度が、前記ピラー側で大きく前記第1の絶縁層側で小さい、 半導体記憶装置。

IPC (4件)：

H01L 27/115 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L27/11582 ,  H01L27/11556 ,  H01L29/78 371

Fターム (34件)：

5F083EP02 ,  5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083EP42 ,  5F083EP47 ,  5F083EP48 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083ER22 ,  5F083GA10 ,  5F083GA15 ,  5F083JA04 ,  5F083JA32 ,  5F083KA01 ,  5F083KA05 ,  5F083LA12 ,  5F083LA16 ,  5F101BA01 ,  5F101BA45 ,  5F101BB04 ,  5F101BC02 ,  5F101BD12 ,  5F101BD16 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07